【導讀】AT32的微控制器內置最多三個(gè)高級12位片上SAR模擬數字轉換器（ADC）并提供自校準功能，用于提高環(huán)境條件變化時(shí)的ADC精度。在涉及模數轉換的應用中，ADC精度會(huì )影響整體的系統質(zhì)量和效率。為了提高此精度，必須了解ADC相關(guān)的運作和影響精度的原因。

概述 

AT32的微控制器內置最多三個(gè)高級12位片上SAR模擬數字轉換器（ADC）并提供自校準功能，用于提高環(huán)境條件變化時(shí)的ADC精度。在涉及模數轉換的應用中，ADC精度會(huì )影響整體的系統質(zhì)量和效率。為了提高此精度，必須了解ADC相關(guān)的運作和影響精度的原因。

SAR ADC使用一個(gè)采樣電容充電至輸入信號電壓，SAR邏輯對此電壓做數據轉換。然而，這個(gè)ADC內的采樣電容是由外部的信號源直接充電的，也因著(zhù)采樣電容值、輸入阻抗、還有外部線(xiàn)路影響，需要一段充電穩定時(shí)間來(lái)保證對輸入信號電壓量測的準確性。為達到好的ADC量測，必需設置足夠的采樣時(shí)間。否則，前一次在某一輸入通道轉換所殘余在采樣電容上的電荷，會(huì )影響目前正在進(jìn)行轉換通道的準確性。ADC精度不僅取決于A(yíng)DC性能和功能，還取決于A(yíng)DC周?chē)恼w應用設計。此應用筆記旨在幫助用戶(hù)如何設置正確軟、硬件使ADC達到準確的量測，也提供相關(guān)應用上的注意事項。

ADC的誤差來(lái)源及其誤差最小化辦法 

本章列出了影響ADC轉換精度的主要誤差。這些類(lèi)型的誤差存在于所有ADC中，轉換質(zhì)量將取決于它們的消除情況。為便于參考，將精度誤差以L(fǎng)SB為單位來(lái)表達。就電壓而言，通過(guò)將LSB數乘以1 LSB對應的電壓來(lái)計算電壓誤差（1 LSB=VREF+/4096或VDDA/4096）。

ADC自身誤差

ADC自身誤差為ADC本身設計和制造時(shí)所產(chǎn)生本體的誤差，這類(lèi)誤差通常由以下靜態(tài)參數顯示：微分線(xiàn)性誤差（DNL）、積分線(xiàn)性誤差（INL）、偏移誤差（OE）、增益誤差（GE）、和總未調整誤差（TUE）。AT32微控制器數據手冊的ADC特性部分規定了這些誤差的定義和值。其中TUE為實(shí)際和理想傳輸曲線(xiàn)間的最大偏離，此參數指定可能發(fā)生的會(huì )導致理想數字輸出與實(shí)際數字輸出之間最大偏離誤差。（注意TUE不是DNL、INL、OE、與GE之和，它可能源自同時(shí)發(fā)生的一種或多種誤差。）

AT32 ADC自校準功能可以補償偏移誤差，在A(yíng)DC使用前先進(jìn)行一次自校準可保證在數據手冊揭示范圍的任何環(huán)境條件之下，TUE小于4 LSB，也就是保證12位ADC靜態(tài)準確度（accuracy）可達10位以上。

至于A(yíng)DC的動(dòng)態(tài)參數（如：ENOB）及其代表的誤差程度，通常在語(yǔ)音和特定音頻應用才會(huì )考慮，在一般MCU的應用場(chǎng)合不會(huì )太重視，在本文中也不于討論。

ADC環(huán)境導致的誤差

參考電壓/電源噪聲

由于A(yíng)DC轉換值為模擬信號電壓（VAIN）與參考電壓之比（VREF+），因此VREF+上的任何噪聲都會(huì )導致轉換后數字值的變化。在某些封裝中，VDDA模擬電源被用作參考電壓（VREF+），因此VDDA電源的質(zhì)量會(huì )影響ADC誤差。VREF+幾十mV的波動(dòng)就會(huì )造成十幾LSB的誤差。

就供電側噪聲而言，開(kāi)關(guān)式電源模塊通常內置快速切換功率晶體管，這會(huì )在輸出中產(chǎn)生高頻噪聲，此切換噪聲介于15 kHz至1 MHz之間，也需留意。線(xiàn)性穩壓器的輸出質(zhì)量更佳。如果使用切換電源，建議使用線(xiàn)性穩壓器供應模擬級。建議在電源線(xiàn)和地線(xiàn)之間連接具有優(yōu)良高頻特性的電容。應在靠近電源的位置安裝一個(gè)0.1 μF和一個(gè)1至10 μF的電容。這些電容允許直流信號通過(guò)它們。小值電容過(guò)濾高頻噪聲，高值電容過(guò)濾低頻噪聲。要過(guò)濾高頻噪聲，還可使用與電源串聯(lián)的鐵氧體電感器（ferrite bead）。由于線(xiàn)的串行電阻極低，此解決方案導致的直流損失極低（可忽略不計），除非電流很大。

微控制器端VDD和VSS引腳的安裝位置很接近，因此可以在盡量靠近的位置通過(guò)極短的引線(xiàn)將電容連接到微控制器。VDDA和VREF+引腳必須連接到兩個(gè)外部去耦電容，100 nF陶瓷電容加上1 μF鉭電容或陶瓷電容。注意數字地與模擬地應相互隔離，避免噪聲串擾。

圖1. 具有VREF引腳封裝的電源和參考去耦

圖2. 無(wú)VREF引腳封裝的電源和參考去耦

GPIO輸入電壓電平超出常規

AT32F403系列、AT32F413系列、和AT32F415系列作為具有ADC輸入功能的任一GPIO引腳，輸入的電壓不能超過(guò)VDD+0.3V（VDDA與VDD須同電位），否則會(huì )由芯片內部干擾ADC輸入信號。只要是ADC輸入功能的GPIO，即使只當I/O輸入用途，如果輸入的電壓超過(guò)VDD+0.3V，也會(huì )干擾其它ADC通道轉換結果。如果存在此種高電壓，建議使用電阻分壓或減壓到小于VDD的電壓范圍。

其它AT32型號MCU則沒(méi)有以上限制（例如：AT32F403A、AT32F407、AT32F421、AT32F435/437等系列），所有具有ADC輸入功能的GPIO引腳都是耐5V引腳。這類(lèi)引腳在未使用作ADC輸入信號而作為數字輸入時(shí)，需設置為浮空輸入、輸入上拉、或輸入下拉模式，就可以輸入高于VDD的電壓而不干擾ADC的操作。但使用者仍需注意輸入電壓不可超出5.5V。但作為ADC輸入使用設置為模擬模式時(shí)，則失去耐5V特性，使用者需注意輸入電壓不可超出VDD+0.3V。

在GPIO引腳輸入負電壓也會(huì )干擾ADC的轉換。注意輸入電壓不可低于-0.3V。

模擬輸入信號噪聲

在采樣時(shí)間內，小而高頻率的信號變化可導致較大轉換誤差。此噪聲由電氣設備（例如電機、發(fā)動(dòng)機點(diǎn)火、電源線(xiàn)）生成。它增加了不需要的信號，因此會(huì )影響模擬輸入源信號（例如：傳感器）。這樣一來(lái)，導致ADC轉換結果不準確。

●  采樣平均濾波

此方法是一個(gè)簡(jiǎn)單的技巧，即通過(guò)軟件對模擬輸入多次采樣，取所有結果的均值。當模擬電壓不頻繁變化時(shí)，此技巧有助于消除模擬輸入上的噪聲。如果被測模擬信號產(chǎn)生不穩定的ADC值，軟件運算時(shí)則可以通過(guò)剔除大值和小值，選擇適當數量的待平均樣本執行平均。此數量取決于需要的精度、最低轉換速度。

平均濾波法的優(yōu)勢是可以在無(wú)任何硬件變更的情況下提高ADC精度。它的缺點(diǎn)是轉換速度和頻率響應較慢，相當于降低了有效采樣頻率。

平均濾波法也針對不同需求發(fā)展出各樣差別，如：限幅濾波、中位值濾波、遞推平均濾波、消抖濾波及其組合等等的算法。使用者可根據信號特性和芯片資源選擇合適的數據平均方式。

●  添加外部濾波器

添加外部RC濾波器以消除高頻。無(wú)需使用昂貴的濾波器來(lái)處理頻率分量高于所涉頻率范圍的信號。這種情況下，截止頻率fC剛好高于所涉頻率范圍的相對簡(jiǎn)單的低通濾波器將足以限制噪聲和混疊。使用與所涉最高頻率相同的采樣率足以，通常為fC的2至5倍。

但添加了外部RC濾波器時(shí)，ADC的采樣時(shí)間和采樣間隔都需要重新評估，否則可能造成更大的量測誤差。請詳細參考第3章內容。

模擬信號源阻抗的影響

在源和引腳之間的模擬信號源的阻抗或串聯(lián)電阻（RAIN），可能會(huì )因為采樣時(shí)流入或流出引腳的電流而導致其上的電壓瞬間改變，這時(shí)ADC內部采樣保持電容充滿(mǎn)電所需要的時(shí)間會(huì )延長(cháng)。如果采樣時(shí)間短于將內部采樣電容充分充放電所需的時(shí)間，則ADC轉換的數字值會(huì )與實(shí)際值有徧差。

關(guān)于模擬信號源具有高輸入阻抗特性或加入RC濾波器時(shí)，ADC的測量設置請詳細參考第3章內容。

CPU生成的內部噪聲

當CPU（以及其他外設）操作時(shí)，會(huì )產(chǎn)生大量?jì)炔亢屯獠啃盘栕兓?，這些變化通過(guò)電容耦合傳輸到ADC外設。此類(lèi)干擾影響ADC精度。

為使CPU（以及其他外設）對ADC的影響最小化，必須使采樣和轉換期間的數字信號變化量最小化（數字靜默）。使用下列方法之一可以實(shí)現這一點(diǎn)（在采樣和轉換時(shí)間內實(shí)現）：

● 內部CPU變化量最小化（CPU停止，等待模式）

● 停止非必要外設（計時(shí)器、通信等）的時(shí)鐘

溫度影響

溫度對ADC精度有重要影響。它主要產(chǎn)生兩種重要誤差：偏移誤差漂移和增益誤差漂移。建議使用內部溫度傳感器和ADC看門(mén)狗，以在溫度變化達到給定值時(shí)重新校準ADC。

I/O引腳串擾

由于I/O之間的電容耦合，切換I/O可能會(huì )在A(yíng)DC的模擬輸入中產(chǎn)生一些噪聲。彼此距離很近或交叉的PCB走線(xiàn)可能會(huì )產(chǎn)生串擾。內部切換數字信號和I/O會(huì )產(chǎn)生高頻噪聲。由于電流浪涌，切換高灌電流I/O可能導致電源電壓小幅下降。

PCB上與模擬輸入走線(xiàn)交叉的數字走線(xiàn)可能影響模擬信號。通過(guò)讓接地走線(xiàn)來(lái)屏蔽模擬信號，可以減少串擾產(chǎn)生的噪聲。PCB布線(xiàn)時(shí)，應考慮對ADC輸入信號給予屏蔽，可在信號線(xiàn)周?chē)併~并就近接地，同時(shí)應盡量縮短走線(xiàn)距離。另外在A(yíng)DC采樣和轉換時(shí)間內實(shí)現I/O引腳變化量最小化，對減小對ADC的干擾很有幫助。

EMI產(chǎn)生的噪聲

鄰近電路產(chǎn)生的電磁輻射可能在模擬信號中產(chǎn)生高頻噪聲，此時(shí)PCB走線(xiàn)相當于天線(xiàn)接收干擾噪聲。使用者可以通過(guò)在可能的發(fā)射源和接收器之間提供物理隔離，或通過(guò)適當的接地和屏蔽措施對它們進(jìn)行電氣隔離。

沿敏感模擬信號布置接地走線(xiàn)，在PCB上提供屏蔽。雙層PCB的另一側也應具有接地板。這樣可以防止干擾和I/O串擾影響信號。應使用屏蔽線(xiàn)纜將遠距離信號（例如：傳感器）連接到PCB或注意盡可能縮短PCB上信號的路徑長(cháng)度。晶振、時(shí)鐘以及存在快速變化的信號線(xiàn)盡量遠離ADC輸入信號。

ADC輸入源阻抗對測量的影響和正確的設置方式 

SAR ADC的量測要求設置足夠的采樣時(shí)間讓ADC內采樣電路充分充、放電，以獲得轉換的準確性。多通道間切換的使用也是同樣道理，足夠的采樣時(shí)間可以避免輸入通道間的交互干擾（crosstalk）。為了計算估計的采樣時(shí)間，圖3給出一個(gè)能近似ADC采樣線(xiàn)路的等效阻值和容值（包含：模擬多工器、模擬開(kāi)關(guān)、寄生電容、采樣電容…等）的電路圖。

圖3. 輸入級與ADC簡(jiǎn)化示意圖 - 采樣和保持電路

其中模擬信號輸入源對ADC的輸入阻抗（RAIN），直接與ADC采樣時(shí)間有關(guān)，影響ADC轉換結果甚巨。未考慮輸入阻抗使得ADC輸入的外部器件與軟件設置的采樣時(shí)間不批配，往往是造成ADC使用問(wèn)題的原因。以下分別針對信號源具有一般輸入阻抗或高輸入阻抗，分別探討如何正確設置ADC的軟、硬件。

一般輸入阻抗的測量設置

VC是內部CADC電容兩側的電壓（請參見(jiàn)圖4）。對于給定的采樣tC，可以考慮VAIN=VREF+所對應的tC需要采樣時(shí)間是最大值，因為此時(shí)CADC電容需要最多時(shí)間從0V充電到VAIN。因此，VAIN=VREF是驗證最大源電阻時(shí)要考慮的最壞情況。通過(guò)軟件設置增加采樣時(shí)間或降低ADC時(shí)鐘頻率可等效加長(cháng)采樣時(shí)間，當采樣時(shí)間越長(cháng)越可以獲得好的轉換結果。

圖4. 模擬信號源對采樣和保持電路充電示意圖

一般我們假設允許的最大誤差等于1 LSB，照RC充放電公式：

其中V（t）帶入VREF×(1-1/212)，VAIN帶入VREF；而時(shí)間常數τ=（RAIN+RADC）xCADC，采樣時(shí)間大于8.32x（RAIN+RADC）xCADC就可達到1 LSB誤差之內。若使用者要求較低的準確度，可進(jìn)一步增大允許的外部電阻RAIN。

高輸入阻抗的測量設置

ADC輸入信號源常有存在高阻特性。例如系統電池電壓經(jīng)電阻分壓后輸入給ADC采集，因分壓電阻會(huì )形成一個(gè)直流耗電路徑，為節省耗電，分壓電阻串常使用100 kΩ到1 MΩ的阻值組合而成。又或者有些傳感器本身為弱電流輸出，通過(guò)外接一大電阻轉換為電壓后輸入給ADC。以上硬件往往都無(wú)法以上一節方法調試出適合的采樣時(shí)間，（例如軟件已設置采樣時(shí)間至最大值仍無(wú)法獲得準確的轉換值，或降低ADC時(shí)鐘又使得整體采樣間隔太長(cháng)，）此時(shí)可以在A(yíng)DC輸入通道前增加運算放大器，可以提高輸入驅動(dòng)能力，如圖5。此方案可大大縮短ADC的采樣時(shí)間以及采樣間隔，但缺點(diǎn)是增加了器件成本。另外在設計前置放大器時(shí)，必須注意可能額外產(chǎn)生的誤差（例如額外的偏移、放大器增益穩定性或線(xiàn)性、頻率響應）。并且若未慎選運算放大器，這些放大器的誤差會(huì )成為另外測量誤差的來(lái)源。

圖5. ADC輸入通道前增加運算放大器示意圖

若硬件電路不容許增加運算放大器，無(wú)法通過(guò)提高采樣時(shí)間滿(mǎn)足要求，此時(shí)還可以采用外接電容作為電荷存儲器的方法。

SAR ADC內部采樣保持電容在采樣開(kāi)關(guān)接通后，在采保電容穩定時(shí)間內需要一個(gè)足夠的充放電電流，而通常實(shí)際的信號電路若具有較高的輸入阻抗，往往不能提供足夠大的電流快速為ADC內采樣電容充電。為此大部分的應用都采用在A(yíng)DC輸入管腳到地接一個(gè)外部大電容作為一個(gè)電荷存儲器，即圖3中的CEXT。這個(gè)電容參與采樣時(shí)電路的充放電過(guò)程，以便向SAR ADC采樣電容提供充足的電荷，而對內部采樣電容進(jìn)行快速充電，并且穩定ADC輸入點(diǎn)的電壓。此CEXT與RAIN組成的RC濾波器也順帶限制到達ADC輸入端的帶外噪聲，同時(shí)也幫助衰減ADC輸入端中開(kāi)關(guān)電容頻繁切換和通斷的反沖噪聲影響。當然此RC濾波器也限制了VAIN信號源的截止頻率。

● 計算C

當采樣開(kāi)關(guān)接通后，會(huì )在CEXT和CADC之間有一段電荷重新分配的過(guò)程，這一段RC時(shí)間常數主要是由RADC的最大阻值和CADC的最大容值決定的。

在考慮CEXT和CADC之間電荷分配時(shí)，CPAD因為相對微小且與CEXT并聯(lián)，是可以忽略的。電荷分配的算式是基于「分配前的全部電荷等于分配后的全部電荷」。

假設現在CADC是完全放電的，而CEXT儲存著(zhù)和VAIN一樣的電壓。VC（分配后的電壓）定規為VAIN的0.999939倍，這個(gè)意義是VC最后徧差在VAIN的1 LSB之內，以12位解析度來(lái)記算。

例如CADC=15 pF,

CEXT=4095x15 pF=61.4 nF。

這是CEXT的絕對最小值。在實(shí)際選擇器件值時(shí)必需確認考慮到器件誤差和老化因素，選擇大一點(diǎn)的值是可以的，如68 nF。如果電容值選擇再大，其實(shí)對采樣時(shí)間要再縮短并沒(méi)有實(shí)質(zhì)幫助，反而限制了ADC輸入信號的頻寬。

但如果一個(gè)12位的ADC配罝CEXT<4095xCADC，反而會(huì )要求相當大的采樣時(shí)間讓CADC充電足夠。所以若CEXT<4095xCADC而且使用者若沒(méi)有需要anti-aliasing濾波器的情況下，還不如不要加CEXT。若要求的精準度沒(méi)有這么高，CEXT的數值可以照前面公式減小，這時(shí)ADC輸入信號的頻寬就增大了。相反的若要求精準度，CEXT就必須提高了，就要付出ADC采樣時(shí)間間隔要拉大，ADC輸入信號的頻寬縮小的代價(jià)。

●  計算RAIN

所有對外部電容CEXT充電的阻值總合程為RAIN，也就是從CEXT看到驅動(dòng)信號源的等效阻值。當CEXT變大，CEXT和CEXT所型成的截止頻率就會(huì )變低。這表示當輸入信號開(kāi)始變動(dòng)到CEXT電荷穩定的這段反應時(shí)間會(huì )增加。

要準確度穩定達到12位解析度誤差1 LSB之內，RC線(xiàn)路的時(shí)間常數要求為：

ln(212)=8.32倍。

Cext和Rain型成的截止頻率為：

以前段CEXT=62 nF為例，若RAIN=200Ω，截止頻率可達9.7kHz；但若RAIN=20kΩ，僅可接受97Hz。源的頻率若超以上截止頻率，ADC轉換結果會(huì )不準確。

注意此時(shí)程序不得將ADC設定為連續模式，而應設定為單點(diǎn)模式或以定時(shí)器間隔觸發(fā)轉換，軟件必 須確保兩次轉換之間的時(shí)間間隔等于或大于1/f。

●  采樣時(shí)間不足的后果

若遵照計算CEXT的方式在A(yíng)DC輸入放置足夠大的CEXT，要使CADC穩定所需要的時(shí)間就顯得非常短。另外也只有一個(gè)情況之下可以不需要CEXT就是RAIN很小的時(shí)候。一般來(lái)說(shuō)RAIN很小是因為傳感器有輸出緩沖極，這是RAIN都小于100Ω。以上情況采樣時(shí)間都容易滿(mǎn)足。

不足的采樣時(shí)間會(huì )造成ADC通道間互相干擾。就如本文開(kāi)頭所討論的，這是因為電荷從一個(gè)通道累積在CADC上并轉移到另一個(gè)通道，造成通道間互相影響。

●  信號源高阻的后果

通常造成以上所述通道間干擾的原因是因為信號源輸入阻抗太高了。若要達到1 LSB的準確度，就必需在各通道轉換中間加入延時(shí)，后果就是整體的轉換時(shí)間變慢。

如果沒(méi)有加上CEXT或著(zhù)電容值太小，而采樣時(shí)間又不足，ADC轉換出來(lái)的結果因為通道間干擾而永遠達不到1 LSB的準確度。

關(guān)于輸入阻抗匹配的其他建議

以近期A(yíng)DC朝向低功耗、高采樣頻率、并復雜功能的方向進(jìn)行設計，ADC的采樣行為已經(jīng)不是如上文以一階簡(jiǎn)易的RADC和CADC模型可以仿真的了，因此近期普遍ADC規格中只提供CADC的典型值，而不再提供RADC數值。取而代之的是ADC輸入信號阻抗（R_AIN）與采樣時(shí)間（ts）的對應關(guān)系表，如下表所示。（下表自AT32F403A系列數據手冊截取。）

表1. fADC=28MHz時(shí)的最大RAIN(1)

(1) 由設計保證。

在可以得知ADC信號源的輸入阻抗時(shí)，使用者不需進(jìn)行計算，只要照表格指示透過(guò)軟件設置足夠的采樣時(shí)間，一般都會(huì )得到合理的ADC轉換值。但在一般情況下，使用者常常難以直接或間接得知ADC輸入信號的阻抗時(shí)，最好的方法是逐步調試軟件采樣時(shí)間。

使用者可以依照下述步驟調試ADC的采樣時(shí)間：

●首先設置ADC時(shí)鐘頻率為最高值，并設置采樣周期為最大值；

●嘗試ADC轉換并檢視轉換結果；

●若轉換數值符合預期，則可逐步調試減小采樣周期并觀(guān)察ADC轉出值，以求得足夠而不過(guò)長(cháng)的采樣時(shí)間；

●若最大采樣時(shí)間所得轉換值不符合預期，使用者需要降低ADC時(shí)鐘頻率，或是照著(zhù)前文計算并外加合適大小的CEXT；硬件設置完成后再修改軟件設置，逐步調試出合適的采樣時(shí)間及采樣間隔。

另外若采樣間隔時(shí)間許可時(shí)，采取一些軟件技巧也會(huì )提高ADC轉換的準確度，例如：

●采用平均法、移動(dòng)平均法、或中值濾波；

●對同一ADC通道采樣兩次，將第一次的值丟棄而使用第二次的采樣的值。此種方式可以消除輸入源內阻過(guò)大而在不同通道切換時(shí)，上一個(gè)通道的電壓來(lái)不及從采樣電阻放電而累積的電荷，導 致影響下一個(gè)通道的轉換值；

●若ADC輸入信號大約在0V到VREF+/2時(shí)，可交替轉換該ADC輸入通道和內部VINTRV源，也可達到讓采樣電阻有足夠時(shí)間充放電的效果，避免通道間干擾。若有內部VSSA通道，交替轉換ADC輸入通道和內部VSSA通道效果會(huì )更好且省時(shí)。因為讓ADC采樣電路放電到VSSA比起充放電到VINTRV可以以更快的采樣時(shí)間達成。

其它ADC應用指南 

內部參考電壓VINTRV的設置目的與使用方式

內部參考電壓（VINTRV）為ADC提供了一個(gè)穩定的電壓輸出。VINTRV內部連接到ADC1_IN17輸入通道上，用于將VINTRV的輸出轉換為數字數值。

VINTRV是一個(gè)芯片內部的一個(gè)恒定電壓信號源，按規格為1.2V±3.3%，在所有VDDA操作電壓范圍內都維持在此穩定電壓規格內，不隨VDDA電壓變動(dòng)而變化。因此，VINTRV在A(yíng)DC的外部VREF+（通常與VDDA同電源）的電壓未知或VVREF+電壓會(huì )變動(dòng)時(shí)（例如：使用電池電源），可用來(lái)參照推算出VREF+或VDDA電壓以及各ADC_IN輸入的準確絕對電壓值。

例如：選定V_INTRV通道經(jīng)ADC轉換后數值若為1650（Code_VINTRV），就可以推算出電壓滿(mǎn)格的VREF+或VDDA的電壓為1.2x4096/1650=2.979V。此時(shí)若另一選定的ADC_IN外部通道轉換出來(lái)的數值為800（Code_VAIN），就可采用以下兩種計算方式：1.2x800/1650或2.979x800/4096，計算出此外部信號電壓VAINx為0.582V。

以上范例使用公式如下：

使用者可以根據應用系統電源的特性，決定對VINTRV轉換次數及間隔。若電源為電壓未知但不變動(dòng)，可于系統上電后并在A(yíng)DC初始化并校正后，一次性對VINTRV轉換；若電源為變動(dòng)電壓，就要根據電源變動(dòng)速度和系統需求決定對VINTRV轉換間隔，多次對VINTRV轉換并更新此參照值，甚至需要對ADC重新校正。另外溫度變化也可能使電源情況有改變，也可參考2.2.6節內容啟動(dòng)對VINTRV轉換。因VINTRV為內部弱電壓源，ADC進(jìn)行采樣時(shí)需要足夠時(shí)間讓VINTRV為采樣電路正確充放電，使用者需確實(shí)遵照數據手冊中的TS_INTRV參數為VINTRV設置足夠的采樣時(shí)間，以獲得正確的轉換數值。

推薦閱讀：

鎖相環(huán)中的鑒相器了解不？

漲知識了！MEMS也可以用來(lái)監測地震

24GHz雷達傳感器如何改變智能家居的未來(lái)

基于COM－HPC技術(shù)滿(mǎn)足邊緣計算需求高峰

貿澤推出豐富的開(kāi)發(fā)套件與工程工具資源，助你快速上手產(chǎn)品設計