在面向功率電子專(zhuān)業(yè)人士的網(wǎng)站上，如何導通 MOSFET 的話(huà)題可能不值一提，就好像在烹飪展上問(wèn)如何把水燒開(kāi)一樣。畢竟這不應當是個(gè)大問(wèn)題。與雙極型器件不同，場(chǎng)效應晶體管是多數載流子器件（majority carrier device）。我們無(wú)需擔心電流增益，定制基礎電流以匹配 hfe 和可變集電極電流的極值，或者提供負壓驅動(dòng)。MOSFET 是電壓驅動(dòng)的，所以當把等于或大于閾值的電壓施加到柵極時(shí)它們就會(huì )導通，是不是？這些假設有多么錯誤取決于何時(shí)發(fā)現錯誤。量產(chǎn)最后期限之前的時(shí)間通常只有幾天。沒(méi)有一例記載表明設計工程師在仿真期間發(fā)現了問(wèn)題。

 

隨著(zhù)越來(lái)越多轉換器采用數字控制，需要重新認識如何導通 MOSFET（或者在更基本層面，確定應當施加到柵極的最小電壓）的問(wèn)題。雖然數字控制可提供高一級的靈活性和功能性，但用于實(shí)現數字控制的 DSP、FPGA 和其他可編程器件在工作時(shí)使用的卻是低電源電壓。因此，有必要將最終 PWM 信號的電壓提高到 MOSFET 柵極要求的水平。這時(shí)，由于對 MOSFET 導通的真正原因的錯誤認識，問(wèn)題隨之出現。許多數字設計工程師著(zhù)眼于柵極閾值電壓并得出結論：如同其數字邏輯一樣，MOSFET 將在閾值被超過(guò)時(shí)立即改變狀態(tài)。

 

表 I) SiR826ADP 的柵極閾值規范

 

 

首先，閾值電壓 Vgsth 不是提供給系統工程師參考的。它是漏極電流超過(guò) 250 uA 閾值時(shí)的柵極電壓，同時(shí)還是在實(shí)際應用中不會(huì )出現的條件下測得的。有些情況下，5V 或更高的固定 Vds可能會(huì )被當作測試條件，但通常是按規定在柵極和漏極一起短路時(shí)測量的。這一點(diǎn)無(wú)需深究，產(chǎn)品數據表中有明確規定。表I顯示了針對 SiR826ADP 的 Vgsth 規范和測試條件。許多應用中都存在對所謂“誘發(fā)”柵極電壓（例如在同步降壓的低邊 MOSFET中）的擔心。同樣，使柵極電壓高于閾值并不會(huì )自動(dòng)驅動(dòng)器件進(jìn)入由擊穿誘發(fā)的失效狀態(tài)。Vgsth 是 MOSFET 設計工程師的參數，它定義了器件處于導通閾值時(shí)的狀態(tài)。它代表的是開(kāi)始，離結束還很遙遠。柵極電壓在關(guān)斷狀態(tài)時(shí)應低于閾值，以最小化漏電流。但在導通狀態(tài)期間，系統設計工程師能夠并應當完全忽略之。

 

產(chǎn)品數據表提供的另一個(gè)曲線(xiàn)是指 MOSFET 導通伴隨著(zhù)柵極電壓增加（轉移特性）。圖1 顯示的是 SiR826ADP 的該曲線(xiàn)。但轉移特性更多的是電流變化關(guān)于溫度和所施加柵極電壓的度量。Vds 保持恒定但處于高水平，有時(shí)高達 15 V，但產(chǎn)品數據表并不總是提供這個(gè)參數。在下面所示的曲線(xiàn)中，20 A ld 電流， 3.2 V 的門(mén)極驅動(dòng)電壓是不夠的。該組合會(huì )保持 10 V 的典型 Vds 和 200 W 的連續功率耗散。轉移曲線(xiàn)在 MOSFET 在線(xiàn)性模式下工作時(shí)十分重要，但與開(kāi)關(guān)操作并無(wú)多大關(guān)系。

 

 

 

圖1) SiR826ADP 的轉移特性 圖2) SiR826ADP 的輸出特性

 

包含 MOSFET 完全導通時(shí)的數據的曲線(xiàn)稱(chēng)為輸出特性曲線(xiàn)（如圖2 所示）。這里，對于不同的 Vgs 值，MOSFET 的正向壓降是電流的函數。設計工程師可參考該曲線(xiàn)來(lái)確保柵極電壓是足夠的。對于可保證 RDS(on)  的每個(gè)柵極電壓，都存在一個(gè)電壓范圍，在此范圍內，Vds 下降與電流保持嚴格線(xiàn)性關(guān)系（從零開(kāi)始）。對于低于該范圍的柵極電壓值，隨著(zhù)電流增加，曲線(xiàn)不再是線(xiàn)性的，在經(jīng)過(guò)拐點(diǎn)后平坦化。圖3 顯示了柵極電壓為 2.5 V ~ 3.6 V 時(shí)的詳細輸出特性。MOSFET 用戶(hù)通常將此視為線(xiàn)性模式。但器件設計工程師將灰色區域稱(chēng)為電流飽和區——對于給定的柵極電壓，可以提供的電流達到其飽和極限。所施加 Vds 的任何增加將在電流僅有輕微增加的情況下持續，而即使電流的微小改變也會(huì )導致 Vds 的相對大幅增加。對于較高柵極電壓，當 MOSFET 完全導通時(shí)，任何工作點(diǎn)都將位于左側綠色區域，該區域被標記為電阻（歐姆）區。請注意，所有曲線(xiàn)都是典型情況，沒(méi)有最小或最大限值，并且是在 25℃ 下得到的。在更低溫度下，使器件處于電阻區需要的柵極電壓會(huì )更高，增速為 0.3 %/℃。

 

 

 

 

圖3) 擴展輸出特性圖 圖4) 柵極電荷特性

 

在面對輸出特性時(shí)，設計工程師總需要知道其特定工作條件下的 RDS(on) ，通常這是在 VGS 和 Ids 組合條件下，這時(shí)曲線(xiàn)偏離直而細的綠色區，進(jìn)入灰色區域。例如，在上面的例子中，這可能為柵極電壓 VGS = 3.1 V 和 10 A 啟動(dòng)電流的組合。他們知道 RDS(on)  將高于規范值，但 MOSFET 制造商會(huì )對此提供一個(gè)大概說(shuō)明嗎？由于 Vds 和 Ids都可從曲線(xiàn)得到，那么就存在將二者相除，以得到“有效” RDS(on) 的想法，而且實(shí)際上往往就是這樣做的。但遺憾的是這里并無(wú) RDS(on) 可供計算，其在給定條件下并不存在。負載線(xiàn)代表電阻的任何部分必須以線(xiàn)性方式穿過(guò)原點(diǎn)。我們當然能夠將完整負載線(xiàn)模擬為非線(xiàn)性電阻。如果不出意外，這將確保對實(shí)際行為的任何理解在原點(diǎn) ( 0,0 ) 處得到保持。

 

圖4 所示的柵極電荷曲線(xiàn)提供了導通 MOSFET 的真正線(xiàn)索。雖然每個(gè) MOSFET 都會(huì )提供該曲線(xiàn)，但設計工程師并不總是理解其含義。此外，MOSFET 技術(shù)的最新進(jìn)展（如溝槽和屏蔽柵極以及電荷補償超級結結構）要求對此信息有新的認知。首先，“柵極電荷”這個(gè)詞本身有一定誤導作用。線(xiàn)性和分段的曲線(xiàn)看上去并不像任何電容的充電電壓，無(wú)論其值有多么非線(xiàn)性。在現實(shí)中，柵極電荷曲線(xiàn)實(shí)際上代表不是并聯(lián)、具有不同容值和承載不同電壓的兩個(gè)電容的疊加。在文獻中，有效容值（從柵極引出線(xiàn)看）的定義是：

 

 

Ciss =Cgs +Cgd。

 

雖然這是一個(gè)便于測量并在產(chǎn)品數據表中加以規定的實(shí)體，但值得注意的是 Ciss 并非物理電容。認為只需給“柵極電容 Ciss”施加電壓即可使MSOFET導通的觀(guān)念是錯誤的。 如圖5 所示，在柵極導通前，源電容 Cgs 未充電，但柵漏電容 Cgd 具有需要消除的負電壓/電荷。兩個(gè)電容都是非線(xiàn)性的，其值會(huì )相對于所施加的電壓而有很大差異。因此，開(kāi)關(guān)特性更多取決于其儲存的電荷而非任意給定電壓下的容值。 

 

 

 

 

圖5) 帶有初始電壓的柵極電容圖 6) 簡(jiǎn)化的電感式導通電路 

 

由于構成 Ciss 的兩個(gè)組成電容具有物理差異且充電至不同的電壓，所以導通過(guò)程也有兩個(gè)階段。電感性和電阻性負載的準確順序是不同的；但在大多數實(shí)際應用中，負載大部分為電感負載并能使用圖6 所示的簡(jiǎn)單電路來(lái)描述。關(guān)于時(shí)序圖 圖7：

 

T0 – T1 ：Cgs 從零充電至 Vgsth 。Vds 或 Ids無(wú)變化。

 

T1 – T2 ：器件中的電流隨著(zhù)柵極電壓從 Vgsth 上升至平臺電壓 Vgp 而開(kāi)始上升。Ids 從 0 A 上升至滿(mǎn)負載電流，但 Vds 無(wú)變化。相關(guān)電荷量是 Cgs 從 0 V 到 Vgp 的積分，在產(chǎn)品數據表中以 Qgs 表示。

 

T2 – T3 ：T2 和 T3 之間的平坦區域亦稱(chēng)米勒平坦區。導通之前，Cgd充電至電源電壓 Vin 并保持，直至 Ids 在T2時(shí)達到峰值 ILOAD。在 T2 和 T3 之間，負電荷 (Vin Vgp) 轉變?yōu)閷谄脚_電壓 Vgp 的正電荷。在漏極電壓從 Vin 降至接近零時(shí)也會(huì )看到這種情況。相關(guān)電荷量近似為 Cgd 從 0 V到 Vin 的積分，在產(chǎn)品數據表中以 Qgd 表示。

 

T3 – T4 ：隨著(zhù)柵極電壓從 Vgp 上升至 Vgs，Vds 或 Ids 有非常小的變化。但是，有效 RDS(on) 會(huì )隨著(zhù)柵極電壓上升而小幅減小。在高于 Vgp 的一些電壓下，制造商覺(jué)得有足夠自信對有效 RDS(on) 的上限做出保證。

 

當負載為電感性負載時(shí)，MOSFET 通道中的電流的上升必須在電壓開(kāi)始下降之前完成。在電壓平臺的起點(diǎn)，器件處于關(guān)斷狀態(tài)且漏極和源極上的電流和電壓同時(shí)處于高位。在 T2 和 T3 之間，柵極獲得電荷量 Qgd，過(guò)程結束時(shí)，MOSFET 特性已從恒定電流模式變?yōu)楹愣娮枘Ｊ?。在這整個(gè)過(guò)渡期間，柵極電壓 Vgp 無(wú)顯著(zhù)變化，這也是將 MOSFET 導通與任何具體柵極電壓聯(lián)系起來(lái)沒(méi)有意義的原因所在。

 

對關(guān)斷也可進(jìn)行類(lèi)似的分析，其中必須以相反順序從柵極消除上述兩個(gè)電荷量。Qgs + Qgd 之和保證 MOSFET 將會(huì )完全導通，但不能保證速度有多快。電壓或電流的變化速度由施加或消除柵極電荷分量的速度決定，這僅與柵極驅動(dòng)電流有關(guān)。雖然快速的上升和下降時(shí)間對減小開(kāi)關(guān)損耗是必不可少的，但它們也會(huì )帶來(lái)系統層面的問(wèn)題，如高峰值電壓、振鈴和 EMI（電磁干擾），尤其是在電感式關(guān)斷期間。

 

 

 

圖7) 柵極電荷分量和時(shí)序 圖 8) 與所施加的 Vds 有關(guān)的容值變化 

 

圖7 所示的簡(jiǎn)化的線(xiàn)性壓降假設 Cgd 為恒值，而實(shí)際 MOSFET 很少是這種情況。尤其是，高壓超級結 MOSFET 的 Cgd 會(huì )表現出極端的非線(xiàn)性行為，如圖8 所示 SiHF35N60E 的情況。Crss 在首個(gè) 100 V 內的變化率超過(guò) 200:1。因此，針對柵極電荷曲線(xiàn)的實(shí)際電壓下降時(shí)間可能更像是圖7中的紅色虛線(xiàn)。上升和下降時(shí)間及其對應的 dV/dt 值更多取決于較高電壓下的 Crss 值而非整個(gè)曲線(xiàn)的積分（以 Qgd 表示）。當在不同設計平臺上進(jìn)行器件比較時(shí)，用戶(hù)需要知道具有一半 Qgd 的 MOSFET 并不一定具有兩倍的開(kāi)關(guān)速度或者只有一半開(kāi)關(guān)損耗。根據 Cgd 曲線(xiàn)的形狀及其在較高電壓下的值，器件具有低 Qgd但并未表現出開(kāi)關(guān)速度增加的情況是十分可能出現的。

 

 

在現實(shí)世界中，MOSFET 導通不是一個(gè)事件，而是一個(gè)過(guò)程。設計工程師必須停止考慮施加 Vgsth 或其他一些電壓作為柵極輸入，因為這將使輸出從高 RDS(on) 切換至低 RDS(on)。沒(méi)有必要討論在柵極電壓低于一些特定值時(shí)有關(guān) RDS(on) 的問(wèn)題，因為并非柵極電壓本身使 MOSFET 導通，真正起作用的是通過(guò)柵極引腳注射進(jìn)器件的兩個(gè)電荷量 Qgs 和 Qgd。柵極電壓將在這個(gè)過(guò)程中升高到 Vgsth 和 Vgp 以上， 但這是次要的?，F代功率MOSFET導通或關(guān)斷的速度亦非 Qgs 或 Qgd 的簡(jiǎn)單函數。為了比較開(kāi)關(guān)速度（特別是對超級結 MOSFET），需要詳細研究?jì)蓚€(gè)柵極電荷曲線(xiàn)和容值特性。