SAR ADC傳統上被用于較低采樣速率和較低分辨率的應用。如今已有1 MSPS采樣速率的快速、高精度、20位SAR ADC，例如 LTC2378-20 ，以及具有32位分辨率的過(guò)采樣SAR ADC，例如 LTC2500-32 。將ADC用于高性能設計時(shí)，整個(gè)信號鏈都需要非常低的噪聲。當信號鏈需要額外的隔離時(shí)，性能會(huì )受到影響。

 

關(guān)于隔離，有三方面需要考慮：

 

●    確保熱端有電的隔離電源

●    確保數據路徑得到隔離的隔離數據

●    ADC（采樣時(shí)鐘或轉換信號）的時(shí)鐘隔離，以防熱端不產(chǎn)生時(shí)鐘

 

隔離電源（反激拓撲與推挽拓撲的比較）

 

反激式轉換器被廣泛用于隔離電源。圖1顯示了反激式轉換器簡(jiǎn)單可行的特點(diǎn)。該拓撲的優(yōu)勢是只需要很少的外部元件。反激式轉換器只有一個(gè)集成開(kāi)關(guān)。該開(kāi)關(guān)可能是影響信號鏈性能的主噪聲源。對于高性能模擬設計，反激式轉換器會(huì )帶來(lái)很多斷點(diǎn)，引起電磁輻射（稱(chēng)為EMI），這可能會(huì )限制電路的性能。

 

圖1.典型的反激式轉換器拓撲。

 

圖2顯示了變壓器L1和L2中的電流。在初級(L1)和次級(L2)繞組中，電流在短時(shí)間內從高值跳變?yōu)榱?。電流尖峰可以在圖3的I(L1)/I(L2)跡線(xiàn)中看到。電流和能量在初級電感中累積，當開(kāi)關(guān)斷開(kāi)時(shí)，它們被傳輸到次級電感，產(chǎn)生瞬變。需要降低開(kāi)關(guān)噪聲效應導致的瞬變，因此，設計中必須插入緩沖器和濾波器。除了額外的濾波器之外，反激拓撲的另一個(gè)缺點(diǎn)是磁性材料的利用率低，而所需的電感較高，因此變壓器較大。此外，反激式轉換器的熱環(huán)路也很大，不易管理。有關(guān)熱環(huán)路的背景信息，請參閱 應用筆記AN139。

 

反激式轉換器的另一個(gè)挑戰涉及開(kāi)關(guān)頻率變化。圖3顯示了負載變化引起的頻率變化。如圖3a所示，t1 < t2。這意味著(zhù)fSWITCH隨著(zhù)負載電流從較高負載電流I1減小到較低負載電流I2而變化。頻率的變化會(huì )在不可預測的時(shí)間產(chǎn)生內部噪聲。此外，頻率也會(huì )因器件不同而異，這使得更難以對其進(jìn)行濾波，因為每個(gè)PCB都需要調整濾波。對于一款5 V輸入范圍的20位SAR ADC，1 LSB相當于大約5μV。EMI噪聲引入的誤差應低于5μV，這意味著(zhù)為精密系統隔離電源時(shí)，不應選擇反激拓撲。

 

還有其他電磁輻射騷擾較低的隔離電源架構。就輻射而言，推挽式轉換器比反激式轉換器更合適。像 LT3999 這樣的推挽式穩壓器提供了與ADC時(shí)鐘同步的可能性，有助于實(shí)現高性能。圖4顯示了隔離電源電路中的LT3999與ADC采樣時(shí)鐘同步的情況。請記住，初級到次級電容為開(kāi)關(guān)噪聲提供了一個(gè)避免共模噪聲效應的返回路徑。該電容可以在PCB設計中利用重疊的頂層平面和第二層平面實(shí)現，以及/或者利用實(shí)際電容實(shí)

 

圖2.LT8301在變壓器繞組中切換電流。

 

圖3.(a) LT8301頻率變化，(b)從2.13 ms到2.23 ms的頻率變化的特寫(xiě)。

 

圖4.具有超低噪聲后置穩壓器的LT3999。

 

圖5.LT3999電流波形。

 

圖6.LT3999及其與同步引腳的切換關(guān)系。

 

圖5顯示了變壓器處的電流波形（初級側和次級側電流），它更好地利用了變壓器，提供更好的EMI行為。

 

圖6顯示了與外部時(shí)鐘信號的同步。采集階段的末端與同步引腳的正邊沿對齊。因此，將有一個(gè)大約4μs的較長(cháng)安靜時(shí)間。這使得轉換器可以在該時(shí)間范圍內對輸入信號進(jìn)行采樣，并將隔離電源的瞬變效應降至最小。LTC2378-20的采集時(shí)間為312 ns，非常適合<1μs的安靜窗口。

 

數據隔離

 

數據隔離可以使用數字隔離器實(shí)現，例如ADuMx系列數字隔離器。這些數字隔離器可用于SPI、I2C、CAN等許多標準接口，例如 ADuM140 可用于SPI隔離。 為了實(shí)現數據隔離，只需將SPI信號SPI時(shí)鐘、SDO、SCK和Busy連接到數據隔離器。在數據隔離中，電能通過(guò)感性隔離柵從初級側傳輸到次級側。需要添加電流返回路徑，這由電容來(lái)完成。該電容可以在PCB中利用重疊平面實(shí)現。

 

時(shí)鐘隔離

 

時(shí)鐘隔離是另一項重要任務(wù)。如果使用1 MHz采樣速率的20位高性能ADC，例如LTC2378-20，可以實(shí)現104 dB的信噪比(SNR)。為了實(shí)現高性能，需要無(wú)抖動(dòng)時(shí)鐘。為什么不應使用像ADuM14x系列這樣的標準隔離器？標準隔離器會(huì )增加時(shí)鐘抖動(dòng)，從而限制ADC的性能。更多詳細信息請參見(jiàn) 設計筆記DN1013。

 

圖7顯示了不同頻率、不同類(lèi)型時(shí)鐘抖動(dòng)下SNR的理論極限。像 LTC2378 這樣的高性能ADC的孔徑時(shí)鐘抖動(dòng)為4 ps，在200 kHz輸入下理論限值為106 dB。

 

 

圖7.時(shí)鐘抖動(dòng)與ADC性能的關(guān)系。

 

圖11顯示了使用PLL凈化時(shí)鐘的更詳細框圖。您可以將ADF4360-9用作時(shí)鐘凈化器，并在輸出端增加一個(gè)2分頻器。 AD7760 額定支持1.1 MHz。

 

圖8.使用標準隔離器實(shí)現時(shí)鐘隔離。

 

圖8顯示的標準時(shí)鐘隔離器概念包括：

 

●    像 ADuM250N 這樣良好的標準數字隔離器的抖動(dòng)為70 ps rms。對于100 dB SNR目標，由于時(shí)鐘抖動(dòng)，信號采樣速率限制為20 kHz。

●    像 LTM2893 這樣優(yōu)化的時(shí)鐘隔離器提供30 ps rms的低抖動(dòng)。對于100 dB SNR目標，現在的信號采樣速率為50 kHz，在全部SNR性能下可提供更多帶寬。

 

圖9.使用LVDS時(shí)鐘隔離器實(shí)現時(shí)鐘隔離。

 

●    圖9：對于更高的輸入頻率，應使用LVDS隔離器。 ADN4654 提供2.6 ps抖動(dòng)，接近ADC的最佳性能。在100 kHz輸入時(shí)，時(shí)鐘抖動(dòng)導致的SNR限值將是110 dB。

 

圖10.使用額外PLL凈化時(shí)鐘抖動(dòng)的時(shí)鐘隔離。

 

●    圖10：使用PLL凈化時(shí)鐘。 ADF4360-9 可以幫助減少時(shí)鐘抖動(dòng)。

 

 

圖11.ADF4360-9用作時(shí)鐘凈化器。

 

因此，不能直接支持LTC2378等1 MSPS SAR ADC。在這種情況下，低抖動(dòng)觸發(fā)器會(huì )有幫助。它將時(shí)鐘2分頻。

 

圖12.觸發(fā)器用于降低時(shí)鐘以用于LTC2378。

 

圖13.隔離（熱）側的時(shí)鐘產(chǎn)生。

 

●    圖13：本地產(chǎn)生時(shí)鐘是獲得具有所需抖動(dòng)性能的時(shí)鐘的另一個(gè)方案。本地時(shí)鐘生成會(huì )使時(shí)鐘架構更加復雜，因為它將異步時(shí)鐘域引入系統。例如，若要使用兩個(gè)單獨的隔離ADC，則時(shí)鐘的絕對頻率將會(huì )不同，必須增加采樣速率轉換以重新匹配時(shí)鐘。有關(guān)采樣速率轉換的一些細節，請參閱工程師對話(huà)筆記EE-268。

 

高性能Sigma-Delta ADC的時(shí)鐘

 

時(shí)鐘的類(lèi)似問(wèn)題也適用于高性能Sigma-Delta ADC，如AD7760。這里，重要的時(shí)鐘信號是無(wú)抖動(dòng)過(guò)采樣時(shí)鐘，例如40 MHz。這種情況下不需要額外的分頻器。

 

結論

 

隔離式高性能ADC需要仔細設計隔離方案并選擇隔離技術(shù)，以實(shí)現高于100 dB的高性能SNR。應特別重視隔離時(shí)鐘，因為時(shí)鐘抖動(dòng)的影響可能會(huì )破壞性能。其次應注意隔離電源。簡(jiǎn)單的隔離拓撲（如反激）會(huì )引入高EMI瞬變。

 

為了獲得更好的性能，應使用推挽式轉換器。還需要關(guān)注數據隔離（盡管不太重要），可用標準器件能提供良好性能，對整體系統性能的影響較小。介紹這三個(gè)隔離主題有助于設計人員提出高性能隔離系統解決方案。

 

 

免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問(wèn)題，請聯(lián)系小編進(jìn)行處理。

 

推薦閱讀：