典型的信號發(fā)生器可提供25mV至5V輸出電壓。為了驅動(dòng)50Ω或更高的負載，一般會(huì )在輸出端使用大功率分立器件、多個(gè)并行器件，或者成本高昂的ASIC。其內部通常具有繼電器，可以使設備在不同的放大或衰減等級之間進(jìn)行切換，從而調節輸出電平。根據需要，在對繼電器開(kāi)關(guān)而實(shí)現各種增益時(shí)，在一定程度上會(huì )導致工作不連續。簡(jiǎn)化方框圖如圖1所示。

 

圖1：典型信號發(fā)生器輸出級的簡(jiǎn)化方框圖。

 

使用新款放大器IC作為輸出級功放，可以在沒(méi)有任何內部繼電器的情況下直接驅動(dòng)負載，因此可簡(jiǎn)化信號發(fā)生器的輸出級設計，并降低復雜度和成本。這種輸出的兩個(gè)主要器件構成一個(gè)大功率輸出級，可提供高速、高電壓和大電流，以及具有連續線(xiàn)性微調功能的可變放大器。

 

圖2.帶VGA的信號發(fā)生器輸出級的簡(jiǎn)化框圖

 

首先，初始輸入信號必須通過(guò)VGA放大或衰減。VGA的輸出信號可以設置為所需的幅度，而與輸入信號無(wú)關(guān)。例如，對于增益為10、輸出幅度VOUT為2V的情況，VGA的輸出幅度必須調整至0.2V。遺憾的是，許多VGA都會(huì )因為增益范圍有限而產(chǎn)生瓶頸——增益范圍大于45dB的情況很少。

 

ADI公司在低功耗VGA AD8338上實(shí)現了0dB至80dB可編程增益范圍。因此，在理想條件下，可以將信號發(fā)生器的輸出幅度連續設置在0.5mV和5V之間，而無(wú)需使用額外的繼電器或開(kāi)關(guān)網(wǎng)絡(luò )。通過(guò)去除這些機械元件，可以避免不連續的輸出。因為數模轉換器（DAC）和直接數字頻率合成器（DDS）通常具有差分輸出，所以AD8338提供全差分接口。此外，通過(guò)靈活的輸入級，輸入電流有任何的不對稱(chēng)，都可以通過(guò)內部反饋回路得到補償。同時(shí)，內部節點(diǎn)保持在1.5V。在正常情況下，最大1.5V輸入信號在500Ω輸入電阻時(shí)會(huì )產(chǎn)生3mA電流。在更高輸入幅度（例如15V）的情況下，可能需要在輸入引腳串聯(lián)一個(gè)更大的電阻——其阻值要確保所產(chǎn)生的電流同樣為3mA大小。

 

許多商用信號發(fā)生器在50Ω（正弦波）負載下提供最大250mW（24dBm）的有效輸出功率。但是，這對于具有較大輸出功率的應用通常不夠用，例如測試HF放大器或生成超聲波脈沖之所需。因此，還需要使用電流反饋放大器。ADA4870在±20V電源電壓下，可以在輸出端以17V的幅度提供1A的驅動(dòng)電流。它可以在滿(mǎn)載情況下生成高達23MHz的正弦波，因此成為了通用任意波形發(fā)生器的理想前端驅動(dòng)器。為了優(yōu)化輸出信號擺幅，ADA4870的增益配置成10，因此所需的輸入幅度為1.6V。但是，由于A(yíng)DA4870具有地參考輸入，而上游的AD8338具有差分輸出，因此在兩個(gè)器件之間應連接差分接收器放大器，而實(shí)現差分到地參考的轉換。AD8130提供270MHz的增益帶寬積（GBWP），壓擺率為1090V/µs，非常適合這種應用。AD8338的輸出限制在±1V，因此AD8130的中間增益應設計為1.6V/V。整體電路配置如圖3所示，其可在22.4V（39dBm）幅度和50Ω負載下實(shí)現20MHz帶寬。

 

圖3：采用分立設計的信號發(fā)生器輸出級的簡(jiǎn)化電路。

 

通過(guò)大功率的VGA（AD8338）、大功率的CFA（ADA4870）和差分接收器放大器（AD8130）的組合，就可以相對輕松地設計出小尺寸大功率的信號發(fā)生器輸出級。它具有更高的系統可靠性、更長(cháng)的服務(wù)壽命和更低的成本，因此比傳統輸出級更優(yōu)。

 

參考文獻

 

Hunter, David. “Two New Devices Help Reinvent the Signal Generator.” Analog Dialogue, October 2014.

 

 

推薦閱讀：