能效在半導體行業(yè)中成為關(guān)鍵

 

當系統可以簡(jiǎn)單地插入墻壁以接收電力時(shí)，復雜芯片產(chǎn)生的功耗不是真正的問(wèn)題。最重要的功能是原始性能，以GHz或MIPS表示。然而，隨著(zhù)2000年及以后無(wú)線(xiàn)移動(dòng)設備的大量采用，該指標趨于發(fā)生變化。對于電池供電的設備，兩次電池充電之間的時(shí)間幾乎與智能手機的MIPS電量一樣重要。

 

現在，讓我們退后一步，將半導體（和電子）行業(yè)視為功耗的來(lái)源，包括服務(wù)器，存儲，高功率計算（HPC），有線(xiàn)網(wǎng)絡(luò )，4G和5G基站，這些應用都需要高性能。半導體行業(yè)協(xié)會(huì )（SIA）和半導體研究公司（SRC）在2015年發(fā)布了“重啟IT革命：行動(dòng)起來(lái)”報告，其中包括下圖：

 

圖1：計算的總能耗（來(lái)源：SIA）

 

顯然，數據中心是能耗大戶(hù)，其他應用能耗（如汽車(chē)和物聯(lián)網(wǎng)）也在提升，大多數物聯(lián)網(wǎng)IC都是在邊緣系統中。事實(shí)上，現在業(yè)界已經(jīng)接受將計算能力（CPU或DSP）納入邊緣系統的需求，因為向上推送數據（到物聯(lián)網(wǎng)主站）和向下傳輸數據（一旦處理完數據）顯然不是正確的選擇。而對于自動(dòng)駕駛汽車(chē)等系統，會(huì )出現不可接受的延遲：

 

本文中，我們將討論在成熟技術(shù)節點(diǎn)上開(kāi)發(fā)的IC的多種應用（與最先進(jìn)的節點(diǎn)，如14/16 nm，10 nm或7 nm相對應），在物聯(lián)網(wǎng)，汽車(chē)，消費電子等可能是也可能不是電池供電的。我們設定的目標是：降低IC功耗，同時(shí)保持性能，縮減開(kāi)發(fā)時(shí)間和成本，使用相同的IC，無(wú)需電源管理工作，識別潛在問(wèn)題（噪聲容限，串擾等）。本文提出的解決方案可以實(shí)現這一目標，對TTM，成本和正確的功能沒(méi)有任何影響。

 

圖2：應用中的電源問(wèn)題

 

降低SoC功耗的各種解決方案

 

如上所述，自2000年以來(lái)，無(wú)線(xiàn)移動(dòng)行業(yè)一直是電源管理技術(shù)的先驅。負責應用處理器SoC的設計團隊（如TI的OMAP，其次是高通，三星，蘋(píng)果等）已經(jīng)在系統級手機上實(shí)施了電源管理策略。電源管理技術(shù)非常復雜，以至于他們很快意識到在內部電源管理功能（電源管理IC或PMIC）之上需要外部器件。這里的各種解決方案將在SoC內部實(shí)施，不需要PMIC，因為目標是保持成本與使用PMIC之前相同或更低的水平。

 

這里回顧一下可以降低SoC功耗的各種技術(shù)。

 

電源域管理

 

在實(shí)施任何特定的電力網(wǎng)絡(luò )IP或配電策略之前，首先要考慮定義電源域。請記住，電源域將根據SoC中的功能塊進(jìn)行定義。一個(gè)功能塊可以涉及不同類(lèi)型的單元，例如CPU和數字標準單元塊，它們一起與SRAM存儲器鏈接。這些模塊可以在不同的電壓下從不同的電源獲得電能。

 

定義了各種域，目標是實(shí)現特定功率域的特定功率分配，并創(chuàng )建功率島。每個(gè)域可以與SoC的其余部分隔離并斷電（或上電），而不會(huì )影響其他電源域。我們將在本文后面看到如何部署此電源管理策略。

 

動(dòng)態(tài)電壓頻率調節（DVFS）

 

動(dòng)態(tài)功耗由以下公式表示：

 

 

這里：

 

 

電源電壓和頻率的組合對總功耗具有立體影響，因為動(dòng)態(tài)功耗具有對電壓的二次依賴(lài)性和對頻率的線(xiàn)性依賴(lài)性。智能節電解決方案可降低工作頻率，同時(shí)降低電源電壓。

 

主要思想是在給定頻率下盡可能降低電源電壓，同時(shí)仍保持某些功能的正確操作。電壓只能下降到某個(gè)臨界水平，超過(guò)此水平就會(huì )出現定時(shí)故障。

 

在應用每功能DVFS方法時(shí)，假設已定義了每功能電源/時(shí)鐘域并實(shí)施了附加電路，SoC全局功耗可以明顯降低，同時(shí)保持性能相同或更好，以便當其它功能保持靜默時(shí)需要用的功能可以正常運行（即：降低電壓）。

 

筆記本電腦，服務(wù)器和移動(dòng)設備廣泛采用動(dòng)態(tài)電壓和頻率調節（DVFS）來(lái)節約能源，而DVFS在其他應用（汽車(chē)，消費電子......）的早期階段仍處于起步階段。根據實(shí)驗結果，DVFS具有顯著(zhù)的節能潛力。DVFS只是控制CMOS電路動(dòng)態(tài)功耗的幾種方法之一。我們必須記住，它的使用會(huì )帶來(lái)一系列驗證和實(shí)現挑戰，但DVFS在降低動(dòng)態(tài)模式下的SoC功耗方面非常有效。

 

圖3：能耗（動(dòng)態(tài)和漏電）與電壓的關(guān)系

 

接近閾值電壓

 

總功率是靜態(tài)或泄漏功率和動(dòng)態(tài)功率的總合。隨著(zhù)電壓朝向晶體管閾值電壓（Vt）下降，開(kāi)關(guān)功率降低但同時(shí)漏電流增加。這意味著(zhù)必須找到泄漏和開(kāi)關(guān)電源之間的最佳組合，如圖3所示。

 

接近閾值電壓（NTV）將在提供最小能量的電壓范圍內選擇（參見(jiàn)圖3），同時(shí)保持功能域工作。NTV是一種出色的電源管理技術(shù)，在能效（EE）方面給出了非常好的結果，如圖4所示。這些結果來(lái)自對Intel Pentium的測量，我們可以注意到，0.45 V（接近閾值） ），EE達到每瓦5830 Mips，與額定電壓（1.2 V）為1240 Mips / Watt的EE進(jìn)行比較。第一個(gè)缺點(diǎn)可以在同一圖中看到：在標稱(chēng)電壓（1.2 V）下，芯片頻率達到915 MHz，而在NTV（0.45 V）時(shí)，它只有60 MHz。

 

NTV可提供出色的結果（功耗和能效），特別是在睡眠或觸發(fā)模式下，因為SoC無(wú)需在此類(lèi)模式下運行完整性能，例如物聯(lián)網(wǎng)邊緣計算或永遠在線(xiàn)傳感器。

 

圖4：能效與功能電壓

 

其他技術(shù)：體偏置，GALS，......

 

GALS技術(shù)用于最大時(shí)鐘域管理效率。應使用單向雙同步設備（如FIFO）實(shí)例化跨時(shí)鐘邊界，從而在不需要握手的情況下實(shí)現最佳延遲?？梢匝刂?zhù)互連內的任何鏈路劃分時(shí)鐘邊界，并且可以繞過(guò)GALS元件進(jìn)行同步操作。

 

電源和電壓域由電隔離層隔開(kāi)，并且應使用斷開(kāi)技術(shù)關(guān)閉各個(gè)功能塊。當電源域關(guān)閉時(shí)，特定功能塊必須保持狀態(tài)時(shí)，應插入保留寄存器。

 

總之，GALS是一種高效但非?？量蹋ㄔ诠こ碳墑e）的電源管理方法，它涉及特定的設計知識和應用現有EDA工具的技巧。因此，在實(shí)施其他技術(shù)（如時(shí)鐘門(mén)控，電源域管理或DVFS）后，應考慮GALS。

 

體偏置是一種芯片管理技術(shù)，可以根據施加到芯片有源部分的電壓施加的襯底偏置電壓來(lái)降低功耗或提高性能。雖然理論上可以對任何襯底施加電壓，包括體積，但體偏置主要用于絕緣體上硅（SOI）晶圓。完全耗盡的SOI（FD-SOI）技術(shù)已經(jīng)引起了幾年的關(guān)注，幾家代工廠(chǎng)（三星，GlobalFoundries）和IDM（意法半導體）正在提供28 nm，22 nm和14 nm的ASIC功能。針對FDPower SOI技術(shù)的ASIC設計并不一定比散裝更復雜，但生態(tài)系統目前正致力于提供EDA工具和IP支持體偏置。

 

影響SoC完整性的各種電源問(wèn)題

 

為了滿(mǎn)足激進(jìn)的功率預算目標，設計團隊可能別無(wú)選擇，只能以極低的功率運行，其直接影響是增加了關(guān)鍵信號對電磁（EM）串擾效應的敏感性。

 

由于低功耗SoC具有小得多的噪聲容限，因此，開(kāi)關(guān)活動(dòng)可能導致電源傳輸網(wǎng)絡(luò )（PDN）振鈴并對芯片性能產(chǎn)生不利影響。

 

在今天的設計中，時(shí)鐘和配電網(wǎng)絡(luò )是集成電路故障的主要貢獻者，例如抖動(dòng)，時(shí)鐘偏移，電遷移，耦合噪聲和功率分布下降。因此，性能和風(fēng)險規避都取決于時(shí)鐘和配電網(wǎng)絡(luò )設計的穩健性，使得感應和磁效應的精確建模成為基本要求。

 

例如，一個(gè)給數字模塊供電的配電網(wǎng)絡(luò )，該數字模塊具有高電流需求和非?？斓拈_(kāi)關(guān)活動(dòng)（即，在非?？斓乃矐B(tài)中吸收高電流峰值）。這樣的活動(dòng)將導致配電網(wǎng)絡(luò )（PDN）上的振鈴，其與電感（L）和切換活動(dòng)的速率（di / dt）成比例。隨著(zhù)開(kāi)關(guān)活動(dòng)的增加，通過(guò)與PDN的耦合，振鈴的幅度將增加，以及關(guān)鍵或敏感的高頻或非常敏感的模擬信號上的噪聲水平。另一個(gè)挑戰是在模式轉換期間產(chǎn)生的低頻噪聲，這可能產(chǎn)生功能問(wèn)題。

 

功率包括動(dòng)態(tài)功率和漏電功率。動(dòng)態(tài)功率取決于總負載電容，電源電壓和工作頻率。降低任何這些參數都會(huì )導致動(dòng)態(tài)功耗降低。但PDN的一種常見(jiàn)設計方法是插入足夠的分頻來(lái)過(guò)濾網(wǎng)絡(luò )上的尖峰，因為開(kāi)關(guān)噪聲會(huì )導致時(shí)鐘邊緣出現大電流尖峰。當輸入信號的上升和下降時(shí)間期間CMOS柵極的NMOS和PMOS通道同時(shí)導通時(shí)，漏電功率是由電源和地之間的電流路徑引起的。

 

為了確保您的SoC設計不會(huì )受到電源或時(shí)鐘相關(guān)問(wèn)題的影響，您必須從經(jīng)驗豐富的工程師提供的技術(shù)支持中受益。與模擬設計一樣，沒(méi)有任何東西可以取代經(jīng)驗。

 

在客戶(hù)的SoC中使用電源管理IP

 

實(shí)現電源域識別

 

我們首先需要定義SoC電源架構，因為這種架構可以隨功能架構變化。這將是設計人員識別屬于同一電源域的各種功能的首要任務(wù)。該功率域不是簡(jiǎn)單地由電壓定義，而是與在給定功率模式下預期成為相同任務(wù)的一部分的各種塊的功能相關(guān)。

 

假設已經(jīng)定義了這種功率架構，SoC現在被劃分為N個(gè)域（N在5甚至更廣的范圍內）?？梢葬槍﹄妷汗╒dd1至VddN）獨立地監控這些域中的每一個(gè)，且設計者可以在SoC級實(shí)現功率分配和功率活動(dòng)控制，在這種情況下，用于每個(gè)Vddn的獨立電網(wǎng)。在這個(gè)階段，Dolphin Integration可以提供由經(jīng)驗豐富的SoC Architectural Experts（SAE）工程師提供的技術(shù)支持。這些工程師不是簡(jiǎn)單的FAE，他們還在內部管理電源管理實(shí)施，在內部通過(guò)我們?yōu)榭蛻?hù)（設計服務(wù)）開(kāi)發(fā)的SoC。其電源管理IP最多支持128個(gè)電源域。

 

圖5：SoC中的電源域

 

電源門(mén)控、控制和分配

 

在專(zhuān)家工程師的幫助下，設計團隊已經(jīng)定義了各種電源域，現在是時(shí)候定義SoC電源架構，并在芯片中實(shí)現電源和時(shí)鐘分配。應為每個(gè)電源域供電，插入電源門(mén)控以控制該域。通過(guò)開(kāi)發(fā)的專(zhuān)利的電源島電源門(mén)控設備（名為CLICK），以及電壓域接口（VDIC），專(zhuān)家將幫助團隊在各種電壓調節器（LDO和DC-DC）中選擇合適的方案，并將其組織為預先配置的硅IP庫。

 

我們還提出了一個(gè)支持高達5.5 V的過(guò)壓保護模塊。為了為該域提供時(shí)鐘，客戶(hù)將受益于超低功耗時(shí)鐘IP（名為Gamma）。使用正確的時(shí)鐘和配電設備至關(guān)重要，因為“時(shí)鐘和配電網(wǎng)絡(luò )是集成電路故障機制的主要貢獻者，如抖動(dòng)，時(shí)鐘偏移，電遷移，耦合噪聲和功率分布下降”，如上所述！

 

圖6：電源門(mén)控，控制和分配

 

芯片級SoC設計人員將選擇控制電源開(kāi)關(guān)，VREG或體偏置發(fā)生器和時(shí)鐘，電源網(wǎng)絡(luò )IP端口的所有部分，為SoC內核供電。由于采用模塊化IP解決方案（名為MAESTRO），SoC電源模式控制的實(shí)現非常簡(jiǎn)單。這些單元是精心設計的模塊，集成了內置沖突管理功能，可防止SoC操作和轉換過(guò)程中出現故障。

 

如果SoC設計用于本機閾值電壓（NTV）或DVFS操作，則集成IP產(chǎn)品組合在睡眠或工作模式下設計為具有本機NTV和DVFS支持，如圖6所示。

 

通過(guò)遵守結構和裝配規則（命名為DELTA規則），確保了我們集成的完整電源管理IP產(chǎn)品的一致性。SoC設計人員可以通過(guò)采用類(lèi)似的規則來(lái)利用他們自己的VREG的內部開(kāi)發(fā)來(lái)實(shí)現無(wú)縫的SoC集成。

 

集成電源管理IP允許提供on-SoC電源傳輸和電源模式控制，主要目標是提供各種專(zhuān)家級的IP和技術(shù)支持，以實(shí)現節能（EE）SoC的最安全設計。由于我們工程師的這種專(zhuān)業(yè)知識，毫無(wú)疑問(wèn)，與同一SoC的開(kāi)發(fā)時(shí)間表相比，這種SoC設計將是最快的，因為電源管理是由設計團隊首次集成而沒(méi)有任何支持。我們有信心保證這一最快的TTM能夠幫助客戶(hù)決定構建節能SoC，以應對像物聯(lián)網(wǎng)這樣的新興市場(chǎng)以及能源效率需求變得至關(guān)重要的成熟市場(chǎng)（汽車(chē)，消費電子......）。

 

圖7：完整的電源管理IP集

 

時(shí)鐘分配

 

我們的時(shí)鐘IP允許實(shí)現始終在線(xiàn)的電源域，能夠在32 kHz接近閾值電壓下工作。根據目標時(shí)鐘精度，時(shí)鐘源可以是基于晶體的或基于RC的。RC和XTAL振蕩器也可以組合在一起，以確保RC振蕩器的快速啟動(dòng)，然后在運行后切換到XTAL振蕩器。

 

由于RAM的電流保持與電壓成比例，因此將始終接通電源域的操作盡可能接近RAM（MDRV）的最小數據保持電壓，可確保SoC睡眠模式下的最低功耗。我們的穩壓器庫包括一個(gè)超低靜態(tài)電壓調節器，其可編程輸出電壓低至0.6 V，其參考電壓不超過(guò)150 nA。

 

有效實(shí)現電源管理所需的專(zhuān)業(yè)知識

 

如前所述，重要的是重新評估這一點(diǎn)，在處理電力（控制，門(mén)控或分配）時(shí)，專(zhuān)業(yè)知識是關(guān)鍵。那些參與SoC數字設計的人集成了一些模擬功能，他們知道在集成模擬時(shí)必須非常小心！我不僅討論模擬設計（這顯然是專(zhuān)家的任務(wù)），而且還涉及時(shí)鐘和功率分配，以及信號完整性保護。電源管理實(shí)施非常相似，只有專(zhuān)有技術(shù)和專(zhuān)業(yè)知識才能保證第一次正確的設計。

 

這就是為什么我們在PM專(zhuān)家提供的技術(shù)支持的基礎上，嘗試通過(guò)開(kāi)發(fā)成熟的方法來(lái)進(jìn)一步幫助他們的客戶(hù)，這轉化為特定于電源管理的EDA工具的開(kāi)發(fā)，目標是確定性地選擇正確的電源架構和IP組件。這些是測試版，解決了所有電源管理實(shí)施步驟：

 

● PowerArchitect允許探索各種電源架構并選擇最佳工作點(diǎn)；

 

● PowerDesigner是一款自動(dòng)化工具，用于生成頂級UPF，頂級RTL和ACU的RTL，采用頂級RTL的MAESTRO模塊UPF設計構建；

 

● PowerVision是一種電源完整性驅動(dòng)的SoC仿真工具。

 

處理電源管理和分配是一項非常艱巨的任務(wù)，而且非常棘手！與數字設計不同，在開(kāi)發(fā)完整的SoC（太大）時(shí)，不存在驗證IP（VIP）和運行模擬仿真（SPICE）。此外，我們可以要求數字設計師管理模擬仿真嗎？但是在選擇功率單元時(shí)做出稍微錯誤的決定可能會(huì )影響關(guān)鍵信號的完整性。在SoC中安全實(shí)施電源管理的最佳方法是詢(xún)問(wèn)具有該領(lǐng)域專(zhuān)業(yè)知識的工程師的專(zhuān)業(yè)知識，并將有助于創(chuàng )建最佳電源架構，并實(shí)施電源管理，從而使您的SoC變得高效節能。

 

結語(yǔ)

 

對于芯片制造商而言，高芯片功耗現在是電子行業(yè)任何領(lǐng)域的真正關(guān)注點(diǎn)。2000年前后，復雜的電源管理解決方案僅在的無(wú)線(xiàn)移動(dòng)應用中實(shí)施，當下，為物聯(lián)網(wǎng)，汽車(chē)或消費類(lèi)應用實(shí)施這些解決方案變得非常必要。

 

但是，在SoC中實(shí)現高效的電源管理，對于首次使用SoC架構的SoC架構師來(lái)說(shuō)可能會(huì )被認為是復雜且有風(fēng)險的。很復雜，因為他發(fā)現了各種功能，主要是模擬功能，而且他沒(méi)有接受過(guò)在SoC中選擇和實(shí)現它的培訓。這就是為什么在做出錯誤選擇時(shí)影響設計進(jìn)度的風(fēng)險是真實(shí)的，導致錯過(guò)了這個(gè)快速發(fā)展的行業(yè)的主要風(fēng)險 - 上市時(shí)間（TTM）。

 

我們開(kāi)發(fā)了一個(gè)完整的單元庫，用于在SoC中實(shí)現電源管理（電壓調節器，電源域接口調用，配電，時(shí)鐘分配等）。我們不僅僅是銷(xiāo)售這個(gè)庫，還會(huì )在項目開(kāi)始時(shí)采取行動(dòng)，通過(guò)提供經(jīng)驗豐富的SoC架構專(zhuān)家（SAE）的技術(shù)支持，幫助設計團隊定義SoC電源架構和實(shí)施策略。

 

本文轉載自半導體行業(yè)觀(guān)察。

 

 

推薦閱讀：