【導讀】本文介紹5通道熱插拔電路，它可以同時(shí)處理順序接通的正負輸入電壓。其獨特的配置支持兩路沒(méi)有斷路器保護的負壓通道，以及由一個(gè)MAX5927A正電壓熱插拔控制器控制的3路正電源通道。提供的測試數據表明，電路滿(mǎn)足5路電源所要求的負載供電和上電排序要求。
引言
本文介紹的5通道電路雖然只采用了一個(gè)MAX5927A 4通道熱插拔控制器，卻可以實(shí)現3路正電源和2路負電源的熱插拔功能。圖1電路滿(mǎn)足以下負載供電和上電排序要求：
- 2A時(shí)，Ch1 = +3.3V (電路在 ≥ 3A時(shí)斷電)
- 1.6A時(shí)，Ch2 = +5V (電路在 ≥ 2.4A時(shí)斷電)
- 2A時(shí)，Ch3 = +12V (電路在 ≥ 3A時(shí)斷電)
- 150mA時(shí)，Ch4 = -12V (沒(méi)有電路斷電動(dòng)作)
- 50mA時(shí)，Ch5 = -5V (沒(méi)有電路斷電動(dòng)作)
- 啟動(dòng)順為：通道2 (+5V)和通道3 (+12V)在低電平有效CARD_PRESENT變?yōu)榈碗娖綍r(shí)立即接通。STAT2和STAT3在低電平有效CARD_PRESENT變?yōu)榈碗娖?0.8ms后，變?yōu)楦唠娖健?/li>
- 通道1 (+3.3V)相對于通道2和通道3延遲11.8ms接通。通道1接通10.8ms后，STAT1變?yōu)楦唠娖健?/li>
- 通道4 (-12V)和通道5 (-5V)相對于通道2和通道3延遲27.8ms接通。通道4和通道5接通10.8ms后，STAT4變?yōu)楦唠娖健?/li>
- 鎖存故障管理。如果通道1至通道3中的任意一個(gè)出現錯誤，所有通道將被關(guān)閉，直到低電平有效CARD_PRESENT進(jìn)入下一關(guān)斷和接通周期。
圖1. 5通道熱插拔電路控制3路正電源和2路負電源
雖然延遲要求和故障管理是針對這一設計的，但可以改變這一延遲以滿(mǎn)足其他時(shí)序要求。如果需要，故障管理可以改為自動(dòng)重試模式。
熱插拔控制器選擇
之所以選擇MAX5927A，是由于它具有特殊的+15V絕對最大輸入電壓，而MAX5927是14V。如果12V供電電路采用了鏡像電路電感，斷路器過(guò)載時(shí)電路開(kāi)路，使得12V電路可能出現供電電壓振鈴和過(guò)沖，那么這一電壓優(yōu)勢就顯得非常重要。
接通時(shí)序
電阻R36 (在IC引腳10)將每一通道的接通時(shí)間設置為10.8ms ±2.8ms。在此期間，MAX5927A的內部低速比較器被禁止，使負載電容充電電流能夠達到通道1至通道3每一通道預設電流觸發(fā)值的兩倍，以滿(mǎn)足要求。在此期間，不需要觸發(fā)斷路器，負載電容很容易充電至最終值。在4kΩ和500kΩ之間調整R36，可以使啟動(dòng)延時(shí)設置在400µs (最小)到50ms (最大)之間的任意值。在這一啟動(dòng)時(shí)間的最后，STAT輸出從FALSE至TRUE的瞬變。STAT輸出為正，但也可以通過(guò)接地POL (引腳29)設置為負。
通過(guò)(R29 + R30) - C16時(shí)間常數將通道1相對于通道2和通道3延時(shí)11.8ms接通；可以增大C16以加大延時(shí)。通道1開(kāi)始接通10.8ms后，STAT1變?yōu)楦唠娖健?/div>
通過(guò)(R29 + R31) - C17時(shí)間常數將通道4和通道5相對于通道2和通道3延時(shí)28ms接通；可以增大C17以加大延時(shí)，或者減小R31，以縮短延時(shí)。通道4和通道5開(kāi)始接通10.8ms后，STAT4變?yōu)楦唠娖健?/div>
注釋?zhuān)?/strong>IIN(PK) = 500mA，對輸出電容充電。
MODE置位(開(kāi)引腳28)以配置MAX5927A為上電排序模式。
輸出電壓擺率
所有通道輸出電壓擺率設置為約1V/ms，數值與負載電容(C11至C15)值無(wú)關(guān)?？梢孕薷腃6至C10柵極電容值以改變擺率。擺率計算為ΔV/Δt = IGATE/CGATE。由于計算中并沒(méi)有包括FET柵極電容，因此，該方程并不是很精確。GATE1、GATE2和GATE3的柵極充電電流約為100µA。由于R10和R11電流的原因，Q4和Q5的柵極充電電流為30µA到50µA。負載電容充電電流可以計算為ICHARGE = CLOAD × ΔV/Δt。它由IGATE/CGATE = ICHARGE/CLOAD得出。電容C8至C10使通道1到通道3的輸出達到約1V/ms擺幅。沒(méi)有負載時(shí)，C13至C15以大約0.5A的電流充電，直到達到滿(mǎn)幅輸出。如果沒(méi)有C8至C10，輸出以?xún)杀队谏厦嬗嬎汶娏饔|發(fā)值的電流對負載電容進(jìn)行充電。電容C6和C7為10nF，使通道4和通道5的擺幅大約為1V/ms。
斷路器門(mén)限
21mV至27.5mV的慢速比較器閾值以及R7 = R9 = 8.3mΩ設置了通道1 (+3.3V)和通道3 (+12V)的限流值。默認值乘以1.13以及R33 = R35 = 1.15kΩ，得到大約3.1A至3.8A的最終值。21mV至27.5mV的慢速比較器閾值以及R8 = 10mΩ設置通道2 (+5V)限流值。默認值乘以1.15以及R34 = 1.18kΩ，得到大約2.415A至3.625A的最終值。通過(guò)調整檢測電阻R7到R9以及ISET電阻R33到R35來(lái)設置其他的限流值?？梢詮臄祿Y料提供的曲線(xiàn)中確定默認乘數。限流斷路器不對低電流通道4 (-12V)和通道5 (-5V)提供保護。
內部上拉把LATCH置為高電平，將MAX5927A配置為鎖存故障管理。如果通道1至通道3中的任意一個(gè)出現故障，所有通道將被關(guān)斷，直到低電平有效CARD_PRESENT進(jìn)入下一關(guān)斷和接通周期。
負電壓通道4和通道5
MAX5927A設計用于控制正電壓電路。然而，從MAX5927A的GATE4輸出可以獲得負電壓通道Q4和Q5大約4.2V的柵極驅動(dòng)，這一輸出由晶體管Q5和Q6以及電阻R4–R7進(jìn)行修改。
GATE4的柵極充電電流輸出是60µA至100µA，但是在對稱(chēng)電路R4–Q7和R5-Q6中被分成30µA至50µA。GATE4的電壓可以比VIN4(3.3V)高5.3V，或者接通時(shí)≤+8.6V，關(guān)斷時(shí)接近0V。接通時(shí)，VQ6(BASE) = VQ7(BASE) = 3.3V，VQ6(EMITTER) = VQ7(EMITTER) ≈ 3.9V，關(guān)斷時(shí)為0V。R4和R5上相等的壓降使得Q6和Q7均分電流。R6和R7上相等的電流在Q4和Q5上產(chǎn)生相等的柵極驅動(dòng)。關(guān)斷狀態(tài)下，GATE4 = 0V時(shí)的柵極驅動(dòng)為0V。Q4和Q5的關(guān)斷速度取決于流過(guò)R6至R7的柵極放電電流。
FET選擇
所有通道，除了+12V通道，采用了SOT23封裝的n通道MOSFET直通晶體管；每一FET原理圖列出了VGS = 4.5V和TJ = +25°C時(shí)的最大RDS(ON)。VGS(max) = 20V (Si9410)的MOSFET被用于+12V通道。
總結
電路滿(mǎn)足所有的負載和上電排序設計要求—處理3個(gè)正電壓和2個(gè)負電壓通道，具有合適的順序接通時(shí)序、大于所需最小值的過(guò)電流觸發(fā)點(diǎn)，以及大約1V/ms的輸出擺率，達到了設計要求。
+5V和+12V通道的+3.3V延時(shí) = 11.8ms (請參考圖2)
+3.3V通道的-5V延時(shí) = 16.2ms (請參考圖3)
-5V負載關(guān)斷時(shí)間 = 1ms (請參考圖4和圖5)
-12V負載關(guān)斷時(shí)間 = 4ns (請參考圖6和圖7)
-12V輸出電壓擺率 ≈ 1V/ms (請參考圖8)
-12V負載電容充電電流 ≈ 80mA (請參考圖9)
-5V輸出電壓擺率 ≈ 1V/ms (請參考圖10)
-5V負載電容充電電流 ≈ 55mA (請參考圖11)
+3.3V輸出電壓擺率 ≈ 1V/ms (請參考圖12)
+3.3V負載電容充電電流 ≈ 400mA (請參考圖12)
3A負載+3.3V接通，不觸發(fā)斷路器(請參考圖13)
+3.3V斷路器在3.22A時(shí)關(guān)斷(請參考圖14)
+5V負載電容充電電流 ≈ 500mA (請參考圖15)
+5V輸出電壓擺率 ≈ 1V/ms (請參考圖15)
2.4A負載+5V接通，不觸發(fā)斷路器(請參考圖16)
+5V斷路器在2.87A時(shí)關(guān)斷(請參考圖17)
+12V負載電容充電電流 ≈ 500mA (請參考圖18)
3A負載+12V接通，不觸發(fā)斷路器(請參考圖19)
+12V斷路器在3.1A時(shí)關(guān)斷(請參考圖20)
+5V在 ≈ 4A時(shí)啟動(dòng)短路電路(請參考圖21)
+12V在 ≈ 5.7A時(shí)啟動(dòng)短路電路(請參考圖22)
測試結果
圖2. +12V至+3.3V接通延時(shí)，沒(méi)有負載Ch1 = Q8BASE(CARD_PRESENT), Ch2 = +3.3VOUT, Ch3 = +12VOUT, Ch4 = -5VOUT
注釋?zhuān)?/strong>+12VOUT和+3.3VOUT之間有11.8ms延時(shí)。
圖3. +3.3V至-5V接通延時(shí)，沒(méi)有負載Ch1 = Q8BASE, Ch2 = +3.3VOUT, Ch3 = +12VOUT, Ch4 = -5VOUT
注釋?zhuān)?/strong>+3.3VOUT和-5VOUT之間有16.2ms延時(shí)。
圖4. -5V柵極相對于+3.3V<sub>GATE</sub>關(guān)斷，沒(méi)有負載Ch1 = Q8BASE, Ch2 = +3.3VGATE, Ch3 = +5VGATE, Ch4 = -5VGATE
注釋?zhuān)?/strong>-5V柵極關(guān)斷較慢；當1 < VGATE < 3V (2.5V，典型值)時(shí)，FET關(guān)斷。由此，正電壓通道關(guān)斷1.5ms至4ms后，-5V柵極完全關(guān)斷。
圖5. -5V負載關(guān)斷，50mA負載Ch1 = Q8BASE, Ch2 = -5VGATE, Ch3 = -5VOUT, Ch4 = IIN(-5V)
注釋?zhuān)?/strong>雖然由于輸出電容放電導致VOUT(-5V)沒(méi)有達到0V，-5V在1ms內下降至零。
圖6. -12V柵極關(guān)斷，沒(méi)有負載Ch1 = Q8BASE, Ch2 = +3.3VGATE, Ch3 = +12VGATE, Ch4 = -12VGATE
注釋?zhuān)?/strong>-12V柵極關(guān)斷較慢；當1 < VGATE < 3V (2.5V，典型值)時(shí)，FET關(guān)斷。由此，正電壓通道關(guān)斷1ms至4ms后，-12V柵極完全關(guān)斷。
圖7. -12V負載關(guān)斷，150mA負載Ch1 = Q8BASE, Ch2 = -12VGATE, Ch3 = -12VOUT, Ch4 = IIN(-12V)
注釋?zhuān)?/strong>雖然由于輸出電容放電導致VOUT(-12V)沒(méi)有達到0V，-12V輸入在4ms內降到零。
圖8. -12V接通波形Ch1 = Q8BASE, Ch2 = -12VGATE, Ch3 = -12VOUT, Ch4 = IIN(-12V)
注釋?zhuān)?/strong>接通順序，80Ω阻性負載 = 150mA。
圖9. -12V接通波形，沒(méi)有負載Ch1 = Q8BASE, Ch2 = -12VGATE, Ch3 = -12VOUT, Ch4 = IIN(-12V)
注釋?zhuān)?/strong>IIN(PK) = 80mA，對輸出電容充電。
圖10. -5V接通波形，100Ω阻性負載 = 50mA Ch1 = Q8BASE, Ch2 = -5VGATE, Ch3 = -5VOUT, Ch4 = IIN(-5V)
注釋?zhuān)?/strong>-5V擺率大約為1V/ms。
圖11. -5V接通波形，沒(méi)有負載Ch1 = Q8BASE, Ch2 = -5VGATE, Ch3 = -5VOUT, Ch4 = IIN(-5V)
注釋?zhuān)?/strong>IIN(PK) = 55mA，對輸出電容充電。
圖12. +3.3V接通波形，沒(méi)有負載Ch1 = Q8BASE, Ch2 = +3.3VGATE, Ch3 = +3.3VOUT, Ch4 = IIN(+3.3V)
注釋?zhuān)?/strong>IIN(PK) = 400mA，對輸出電容充電；+3.3V擺率大約為1V/ms。
圖13. +3.3V接通波形，1.1Ω負載 = 3A Ch1 = Q8BASE, Ch2 = +3.3VGATE, Ch3 = +3.3VOUT, Ch4 = IIN(+3.3V)
圖14. +3.3V過(guò)流關(guān)斷Ch1 = STAT1, Ch2 = VGATE (+3.3V), Ch3 = +3.3VOUT, Ch4 = IOUT(+3.3V) 0.5A/div
注釋?zhuān)?/strong>IOUT和VOUT減小是由于輸出電容向恒阻負載放電。測得的觸發(fā)電流為3.22A。*
圖15. +5V接通負載電容充電電流，沒(méi)有負載Ch1 = Q8BASE, Ch2 = +5VGATE, Ch3 = +5VOUT, Ch4 = IIN(+5V)
注釋?zhuān)?/strong>IIN(PK) = 500mA，對輸出電容充電。
圖16. +5V接通電流，2.083Ω負載 = 2.4A Ch1 = Q8BASE, Ch2 = +5VGATE, Ch3 = +5VOUT, Ch4 = IIN(+5V)
圖17. +5V過(guò)流關(guān)斷Ch1 = STAT2, Ch2 = VGATE (+5V), Ch3 = +5VOUT, Ch4 = IOUT(+5V) 0.5A/div
注釋?zhuān)?/strong>IOUT和VOUT減小是由于輸出電容向恒阻負載放電。測得的觸發(fā)電流為2.87A。
圖18. +12V啟動(dòng)電流，沒(méi)有負載 Ch1 = Q8BASE, Ch2 = +12VGATE, Ch3 = +12VOUT, Ch4 = IIN(+12V)
注釋?zhuān)?/strong>IIN(+12Vpk) = 500mA，對輸出電容充電。
圖19. +12V接通電流，4Ω負載 = 3A Ch1 = Q8BASE, Ch2 = +12VGATE, Ch3 = +12VOUT, Ch4 = IIN(+12V)
圖20. +12V過(guò)流關(guān)斷Ch1 = STAT3, Ch2 = VGATE (+12V), Ch3 = +12VOUT, Ch4 = IOUT(+3.3V) 0.5A/div
注釋?zhuān)?/strong>IOUT和VOUT減小是由于輸出電容向恒阻負載放電。測得的觸發(fā)電流為3.1A。
圖21. 短路電路的+5V啟動(dòng)電流Ch1 = Q8BASE, Ch2 = +5VOUT, Ch3 = +5VGATE, Ch4 = IIN(+5V)
注釋?zhuān)?/strong>觸發(fā)時(shí)的4A負載電流。
圖22. 短路電路的+12V啟動(dòng)電流Ch1 = Q8BASE, Ch2 = VOUT, Ch3 = VGATE, Ch4 = IOUT
注釋?zhuān)?/strong>觸發(fā)時(shí)的5.7A負載電流。
測試PCB布板
圖23. 參考設計PCB元件布局
圖24. 頂層
圖25. 底層
*注意，圖14、圖17和圖20使用了特殊的電流探針，只顯示了真值的72%。使用可調恒流負載測量斷路器電流，標出了關(guān)斷時(shí)的點(diǎn)。
本文來(lái)源于Maxim。
推薦閱讀：
特別推薦
- 貿澤電子上線(xiàn)機器人資源中心：賦能工程師探索智能自動(dòng)化未來(lái)
- 工程師必知的振蕩器動(dòng)態(tài)相位噪聲優(yōu)化四重奏
- 18%能效躍升！ROHM首款100V MOSFET破解AI服務(wù)器電源瓶頸
- 導通電阻+熱阻雙重突破！Vishay 新款80 V MOSFET重構工業(yè)電源散熱與焊接新標準
- 貿澤開(kāi)售BeagleBoardCC33無(wú)線(xiàn)模組，2.4GHz雙頻加持，覆蓋六大應用領(lǐng)域
- 金升陽(yáng)推出微型高隔離電源：5000VAC絕緣+4pF超低電容，醫療設備安全新標桿
- Qorvo推出全新QPG6200系列三款系統級芯片（SoC）正式量產(chǎn)
技術(shù)文章更多>>
- 戰略升級！胡祖忻兼任福迪威亞太總裁與福祿克國際業(yè)務(wù)全球副總裁
- 高/低電平復位電路的底層邏輯與實(shí)戰陷阱
- 利用智能監測技術(shù)提高電機能效與可持續性
- 工程師必知的振蕩器動(dòng)態(tài)相位噪聲優(yōu)化四重奏
- Spectrum儀器推出帶寬高達3.9 GHz的全新旗艦任意波形發(fā)生器
技術(shù)白皮書(shū)下載更多>>
- 車(chē)規與基于V2X的車(chē)輛協(xié)同主動(dòng)避撞技術(shù)展望
- 數字隔離助力新能源汽車(chē)安全隔離的新挑戰
- 汽車(chē)模塊拋負載的解決方案
- 車(chē)用連接器的安全創(chuàng )新應用
- Melexis Actuators Business Unit
- Position / Current Sensors - Triaxis Hall
熱門(mén)搜索
SOC
SPANSION
SRAM
SSD
ST
ST-ERICSSON
Sunlord
SynQor
s端子線(xiàn)
Taiyo Yuden
TDK-EPC
TD-SCDMA功放
TD-SCDMA基帶
TE
Tektronix
Thunderbolt
TI
TOREX
TTI
TVS
UPS電源
USB3.0
USB 3.0主控芯片
USB傳輸速度
usb存儲器
USB連接器
VGA連接器
Vishay
WCDMA功放
WCDMA基帶
