中心議題：

• DDR3的簡(jiǎn)介、內存的工作速度
• DDR2和DDR3的差異以及DDR3測試的內容
• 完整的DDR3測試項目種類(lèi)多且涉及到信號讀寫(xiě)分離等復雜的判斷過(guò)程
• 手工測量費時(shí)費力且難以保證測量的準確性

解決方案：

• 力科的QPHY-DDR3自動(dòng)化測試軟件包解決了手工測試的問(wèn)題
• 以圖形化的界面幫助用戶(hù)完成從被測信號的搭接到最終的測試報告生成的完整測試工作

DDR3簡(jiǎn)介
DDR3（double-data-rate three synchronous dynamic random access memory）是應用在計算機及電子產(chǎn)品領(lǐng)域的一種高帶寬并行數據總線(xiàn)。DDR3在DDR2的基礎上繼承發(fā)展而來(lái)，其數據傳輸速度為DDR2的兩倍。同時(shí)，DDR3標準可以使單顆內存芯片的容量更為擴大，達到512Mb至8Gb，從而使采用DDR3芯片的內存條容量擴大到最高16GB。此外，DDR3的工作電壓降低為1.5V，比采用1.8V的DDR2省電30%左右。說(shuō)到底，這些指標上的提升在技術(shù)上最大的支撐來(lái)自于芯片制造工藝的提升，90nm甚至更先進(jìn)的45nm制造工藝使得同樣功能的MOS管可以制造的更小，從而帶來(lái)更快、更密、更省電的技術(shù)提升。

DDR3的發(fā)展實(shí)在不能說(shuō)是順利，雖然在2005年就已經(jīng)有最初的標準發(fā)布并于2007年應用于Intel P35 “Bearlake”芯片組上，但并沒(méi)有像業(yè)界預想的那樣很快替代DDR2，這中間還經(jīng)歷了對SDRAM業(yè)界影響深遠的金融危機，不但使DDR3占領(lǐng)市場(chǎng)的速度更加減慢，還使DDR3在技術(shù)上一度走在世界領(lǐng)先地位的內存大廠(chǎng)奇夢(mèng)達倒閉，實(shí)在是讓人惋惜。雖然如此，DDR3現今是并行SDRAM家族中速度最快的成熟標準，JEDEC標準規定的DDR3最高速度可達1600MT/s（注，1MT/s即為每秒鐘一百萬(wàn)次傳輸）。不僅如此，內存廠(chǎng)商還可以生產(chǎn)速度高于JEDEC標準的DDR3產(chǎn)品，如速度為2000MT/s的DDR3產(chǎn)品，甚至有報道稱(chēng)其最高速度可高達2500MT/s。

內存的工作速度
內存技術(shù)從SDR，DDR，DDR2，DDR3一路發(fā)展而來(lái)，傳輸速度以指數遞增，除了晶圓制造工藝的提升因素之外，還因為采用了Double Data Rate以及Prefetch兩項技術(shù)。實(shí)際上，無(wú)論是SDR還是DDR或DDR2、3，內存芯片內部的核心時(shí)鐘基本上是保持一致的，都是100MHz到200MHz（某些廠(chǎng)商生產(chǎn)的超頻內存除外）。DDR即Double Data Rate技術(shù)使數據傳輸速度較SDR提升了一倍。如下圖所示，SDR僅在時(shí)鐘的上升沿傳輸數據，而DDR在時(shí)鐘信號上、下沿同時(shí)傳輸數據。例如同為133MHz時(shí)鐘，DDR卻可以達到266Mb/s的數傳速度。 Double Data Rate技術(shù)使數據外傳速度提升了一倍，而芯片內部數據數據傳輸速度的提升則是通過(guò)Prefetch技術(shù)實(shí)現的。所謂Prefetch簡(jiǎn)單的說(shuō)就是在一個(gè)內核時(shí)鐘周期同時(shí)尋址多個(gè)存儲單元并將這些數據以并行的方式統一傳輸到IO Buffer中，之后以更高的外傳速度將IO Buffer中的數據傳輸出去。這個(gè)更高的速度在DDR I上就是通過(guò)Double Data Rate實(shí)現的，也正因為如此，DDR I外部Clock管腳的頻率與芯片內部的核心頻率是保持一致的。如下圖所示為DDR I 的Prefetch過(guò)程中，在16位的內存芯片中一次將2個(gè)16bit數據從內核傳輸到外部MUX單元，之后分別在Clock信號的上、下沿分兩次將這2 x 16bit數據傳輸給北橋或其他內存控制器，整個(gè)過(guò)程經(jīng)歷的時(shí)間恰好為一個(gè)內核時(shí)鐘周期。 發(fā)展到DDR2，芯片內核每次Prefetch 4倍的數據至IO Buffer中，為了進(jìn)一步提高外傳速度，芯片的內核時(shí)鐘與外部接口時(shí)鐘（即我們平時(shí)接觸到的Clock管腳時(shí)鐘）不再是同一時(shí)鐘，外部Clock時(shí)鐘頻率變?yōu)閮群藭r(shí)鐘的2倍。同理，DDR3每次Prefetch 8倍的數據，其芯片Clock頻率為內核頻率的4倍，即JEDEC標準（JESD79-3）規定的400MHz至800MHz，再加上在Clock信號上、下跳變沿同時(shí)傳輸數據，DDR3的數據傳輸速率便達到了800MT/s到1600MT/s。具體到內存條速度，我們以PC3-12800為例，其采用的DDR3-1600芯片核心頻率為200MHz，經(jīng)過(guò)Prefetch后Clock信號頻率到達800MHz，再經(jīng)過(guò)Double Data Rate后芯片數據傳輸速率為1600 MT/s，內存條每次傳輸64比特或者說(shuō)8字節數據，1600x8便得到12800MB/s的峰值比特率。

下表列出了JEDEC標準（JESD79-3）規定的DDR3芯片及內存條相關(guān)參數。需要說(shuō)明的是，如前所述，并不是所有的內存產(chǎn)品都完全遵從JEDEC標準，有些廠(chǎng)商會(huì )生產(chǎn)速度更高速的DDR3芯片，一般情況下這些芯片是從芯片檢測流程中篩選出來(lái)的頻率動(dòng)態(tài)范圍更大的芯片，或者是可加壓超頻工作的芯片。
DDR3與DDR2的差異
數據傳輸速率的差異是DDR3與DDR2最顯著(zhù)的區別，這部分上文已有描述，我們來(lái)看看其他方面的不同。

在供電方面，DDR3的工作電壓降低至1.5V，實(shí)際上JEDEC標準規定1.575V為DDR3的最大安全工作電壓。另外，標準也規定內存條所能經(jīng)受的安全供電電壓必須大于1.975V，當然，在這個(gè)電壓下內存條可能已經(jīng)不能正常工作但還不至于損壞。

在芯片級DDR3引入了異步Reset信號，該信號主要提供兩方面的功能，其一是可以簡(jiǎn)化內存芯片上電后的初始化過(guò)程，其二是當內存系統進(jìn)入一旦進(jìn)入未知或不可控狀態(tài)后可以直接Reset而無(wú)需掉電重啟。

在接口方面，以普通的Un-Buffer內存條為例，DDR3與DDR2均為240個(gè)pin腳，尺寸一致但防呆槽的位置不同，由于工作電壓不同二者在電氣特性上也是互不兼容的。

在系統設計方面DDR3與DDR2最大的區別在于DDR3將時(shí)鐘、地址及控制信號線(xiàn)的終端電阻從計算機主板移至內存條上，這樣一來(lái)在主板上將不需要任何端接電阻。為了盡可能減小信號反射，在內存條上包括時(shí)鐘線(xiàn)在內的所有控制線(xiàn)均采用Fly-by拓撲結構。同時(shí)，也是因為Fly-by的走線(xiàn)結構致使控制信號線(xiàn)到達每顆內存顆粒的長(cháng)度不同從而導致信號到達時(shí)間不一致。這種情況將會(huì )影響內存的讀寫(xiě)過(guò)程，例如在讀操作時(shí)，由于從內存控制器發(fā)出的讀命令傳送到每顆內存芯片的時(shí)間點(diǎn)不同，將導致每顆內存芯片在不同的時(shí)間向控制器發(fā)送數據。為了消除這種影響，需要在對內存進(jìn)行讀寫(xiě)等操作時(shí)對時(shí)間做補償，這部分工作將由內存控制器完成。DDR3總線(xiàn)的系統框架如下圖所示，其中紅線(xiàn)代表DQ、DM以及差分DQS信號線(xiàn)，黑線(xiàn)代表時(shí)鐘、地址及控制信號線(xiàn)，T代表相應的端接電阻。 DDR3測試
JEDEC標準規定的DDR3測試主要分為三個(gè)方面，分別為：時(shí)鐘測試、時(shí)序測試及電氣性能測試。其中時(shí)鐘測試主要測試時(shí)鐘信號的周期、上下沿脈寬、周期抖動(dòng)以及連續n周期累積誤差等指標；時(shí)序測試主要測試數據讀寫(xiě)時(shí)的建立保持時(shí)間相關(guān)參數；電氣性能測試主要測試信號完整性相關(guān)指標，主要包括各信號的斜率以及直/交流邏輯高/低電平等指標。完整的DDR3測試項目不但種類(lèi)繁多并且涉及到信號讀寫(xiě)分離等復雜的判斷過(guò)程，手工測量不但費時(shí)費力且難以保證測量的準確性。針對于此，力科專(zhuān)門(mén)推出了最新的QPHY-DDR3自動(dòng)化測試軟件包，它將以圖形化的界面幫助用戶(hù)完成從被測信號的搭接、信號采集與讀寫(xiě)分離、自動(dòng)測試與分析到最終的測試報告生成這一系列完整的測試工作。

結語(yǔ)
可以預期的是，DDR3將在未來(lái)的兩年內加速占領(lǐng)更多的市場(chǎng)份額，Intel的Core i7處理器以及AMD的Phenom II處理器均內置內存控制器并且支持DDR3，同時(shí)Core i7處理器將不支持DDR2。

參考文獻
1． DDR3 SDRAM Standard JESD79-3D，JEDEC, September 2009