CMOS晶體管的柵極 (CMOS運算放大器的輸入端)有極低的輸入電流。必須設計附加的電路來(lái)對脆弱的柵極進(jìn)行ESD和EOS保護。這些附加的電路是輸入偏置電流的主要來(lái)源。這些保護電路一般都通過(guò)在電源軌之間接入鉗位二極管來(lái)實(shí)現。圖1a中的OPA320就是一個(gè)例子。這些二極管會(huì )存在大約幾皮安的漏電流。當輸入電壓大約達到電源軌中間值的時(shí)候，漏電流匹配的相當好，僅僅會(huì )存在小于1皮安的殘余誤差電流而成為放大器輸入偏置電流。

 

 

當輸入電壓接近電源電壓時(shí)，兩個(gè)二極管泄漏電流間的關(guān)系會(huì )發(fā)生變化。輸入電壓靠近軌底的時(shí)候，舉例來(lái)講，當D2的反相電壓接近零時(shí)，其泄漏電流值會(huì )減小。D1的泄漏會(huì )使得輸入終端輸出更高的偏置電流。顯而易見(jiàn)，當輸入電壓為正電源軌的時(shí)候，相反的情況會(huì )發(fā)生。輸入偏置電流值指的是在泄漏近乎匹配并且泄漏值極低的軌中間點(diǎn)測試所得到的值。

 

輸入電流和輸入電壓間的變化曲線(xiàn)如圖1b所示。對于任何給定的單元，都存在一個(gè)使輸入電流為零的輸入電壓(假設沒(méi)有顯著(zhù)的封裝或者電路版圖的泄漏)。事實(shí)上，使用軌到軌運算放大器時(shí)，通?？梢栽谳斎攵耸褂米云?圖2)，同時(shí)輸出將漂移到對應零輸入偏置電流點(diǎn)的電壓。這是一個(gè)有趣的實(shí)驗，然而卻不是很實(shí)用。

 

 

JFET輸入的放大器有所不同，比如說(shuō)OPA140。對OPA140來(lái)講，輸入晶體管的柵極是一個(gè)二極管結，同時(shí)二極管結的泄漏電流常常是輸入偏置電流的主要來(lái)源。輸入二極管結通常會(huì )更大，因此會(huì )比保護二極管更容易泄漏。因此輸入偏置電流往往是不定向的。它會(huì )跟隨放大器變化。

 

 

由此可以得出結論。一定注意，如果極低偏置電流對電路非常重要，仔細查看性能圖表來(lái)收集所有可以得到的信息。如果在接近正電源軌或者負電源軌的情況下操作，你將會(huì )得到較高的輸入偏置電流。這將會(huì )引出另外一個(gè)重要的點(diǎn)-輸入偏置電流會(huì )隨著(zhù)溫度的增加而顯著(zhù)增加。在后邊的博客中會(huì )給出更多關(guān)于溫度效應的討論。

 

本文適用于大多數通用的CMOS和JFET的放大器，然而還存在一些為極低輸入偏置電流而設計的專(zhuān)用放大器。他們使用創(chuàng )新的保護電路獨特的插腳引線(xiàn)來(lái)使IB在3fA的范圍之內，比通用放大器低三個(gè)數量級。比如說(shuō)：

 

LMP7721-3fA輸入偏置電流的CMOS運算放大器

 

INA116-極低輸入電流的儀表放大器

 

 

推薦閱讀：